PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Roca, Elisenda"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Extending the frequency range of quasi-static electromagnetic solvers.

, , , , , , und . SMACD, Seite 1-4. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Roca, Elisenda
Eine Person hinzufügen mit dem Namen Roca, Elisenda
 

Weitere Publikationen von Autoren mit dem selben Namen

MOST-Based Design and Scaling of Synaptic Interconnections in VLSI Analog Array Processing CNN Chips., , , , und . VLSI Signal Processing, 23 (2-3): 239-266 (1999)Locust-inspired vision system on chip architecture for collision detection in automotive applications., , , , , , und . ISCAS, IEEE, (2006)Layout-aware challenges and a solution for the automatic synthesis of radio-frequency IC blocks., , , , , , , , und . SMACD, Seite 1-4. IEEE, (2017)CASE: A reliability simulation tool for analog ICs., , , , , , , und . SMACD, Seite 1-4. IEEE, (2017)Automated Massive RTN Characterization Using a Transistor Array Chip., , , , , , , , und . SMACD, Seite 29-32. IEEE, (2018)A Model Parameter Extraction Methodology Including Time-Dependent Variability for Circuit Reliability Simulation., , , , , , , , und . SMACD, Seite 53-56. IEEE, (2018)Handling the Effects of Variability and Layout Parasitics in the Automatic Synthesis of LNAs., , , , , , , , und . SMACD, Seite 1-164. IEEE, (2018)A size-adaptive time-step algorithm for accurate simulation of aging in analog ICs., , , , , , , und . ISCAS, Seite 1-4. IEEE, (2017)A Comparison of Automated RF Circuit Design Methodologies: Online Versus Offline Passive Component Design., , , und . IEEE Trans. VLSI Syst., 26 (11): 2386-2394 (2018)An Integrated Layout-Synthesis Approach for Analog ICs., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (7): 1179-1189 (2008)