PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Andersson, Oskar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 500 fW/bit 14 fJ/bit-access 4kb standard-cell based sub-VT memory in 65nm CMOS.

, , , , , und . ESSCIRC, Seite 321-324. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Oskar Wengrzyn University of Stuttgart

Hon. -Prof. Dr. -Ing. Oskar Zwirlein University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A 35 fJ/bit-access sub-VT memory using a dual-bit area-optimized standard-cell in 65 nm CMOS., , , und . ESSCIRC, Seite 243-246. IEEE, (2014)Ultra Low Voltage Synthesizable Memories: A Trade-Off Discussion in 65 nm CMOS., , , , und . IEEE Trans. on Circuits and Systems, 63-I (6): 806-817 (2016)A 65-nm CMOS area optimized de-synchronization flow for sub-VT designs., , , , , und . VLSI-SoC, Seite 380-385. IEEE, (2013)A 128 kb single-bitline 8.4 fJ/bit 90MHz at 0.3V 7T sense-amplifierless SRAM in 28 nm FD-SOI., , , , , und . ESSCIRC, Seite 429-432. IEEE, (2016)Impact of switching activity on the energy minimum voltage for 65 nm sub-VT CMOS., , und . NORCHIP, Seite 1-4. IEEE, (2011)Reconfıgurable and selectively-adaptive signal processing for multi-mode wireless communication., , , , , , , und . SiPS, Seite 1-6. IEEE, (2015)A 500 fW/bit 14 fJ/bit-access 4kb standard-cell based sub-VT memory in 65nm CMOS., , , , , und . ESSCIRC, Seite 321-324. IEEE, (2012)TamaRISC-CS: An ultra-low-power application-specific processor for compressed sensing., , , , , , und . VLSI-SoC, Seite 159-164. IEEE, (2012)Synthesis strategies for sub-VT systems., , , , und . ECCTD, Seite 552-555. IEEE, (2011)A 400 mV atrial fibrillation detector with 0.56 pJ/operation in 65nm CMOS., und . ISCAS, Seite 2628-2631. IEEE, (2015)