Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Mapping an H.264/AVC Decoder onto the ADRES Reconfigurable Architecture.

B. Mei, F. Veredas, und B. Masschelein. FPL, Seite 622-625. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Barbara Meisterernst University of Stuttgart

Florian Meinert University of Stuttgart

Univ. -Prof. Dr. -Ing. Karsten Meier University of Stuttgart

Robert Meissner

Johanna Meier University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Interconnect Exploration for Energy Versus Performance Tradeoffs for Coarse Grained Reconfigurable Architectures.A. Lambrechts, P. Raghavan, M. Jayapala, B. Mei, F. Catthoor, und D. Verkest. IEEE Trans. VLSI Syst., 17 (1): 151-155 (2009)Custom Implementation of the Coarse-Grained Reconfigurable ADRES Architecture for Multimedia Purposes.F. Veredas, M. Scheppler, W. Moffat, und B. Mei. FPL, Seite 106-111. IEEE, (2005)Mapping an H.264/AVC Decoder onto the ADRES Reconfigurable Architecture.B. Mei, F. Veredas, und B. Masschelein. FPL, Seite 622-625. IEEE, (2005)Interconnect architectures for modulo-scheduled coarse-grained reconfigurable arrays.S. Wilton, N. Kafafi, B. Mei, und S. Vernalde. FPT, Seite 33-40. IEEE, (2004)Exploiting Loop-Level Parallelism on Coarse-Grained Reconfigurable Architectures Using Modulo Scheduling.B. Mei, S. Vernalde, D. Verkest, H. Man, und R. Lauwereins. DATE, Seite 10296-10301. IEEE Computer Society, (2003)DRESC: a retargetable compiler for coarse-grained reconfigurable architectures.B. Mei, S. Vernalde, D. Verkest, H. Man, und R. Lauwereins. FPT, Seite 166-173. IEEE, (2002)Architecture Exploration for a Reconfigurable Architecture Template.B. Mei, A. Lambrechts, D. Verkest, J. Mignolet, und R. Lauwereins. IEEE Design & Test of Computers, 22 (2): 90-101 (2005)Hardware and a Tool Chain for ADRES.B. Sutter, B. Mei, A. Bartic, T. Aa, M. Berekovic, J. Mignolet, K. Croes, P. Coene, M. Cupac, A. Couvreur und 6 andere Autor(en). ARC, Volume 3985 von Lecture Notes in Computer Science, Seite 425-430. Springer, (2006)Development of a Design Framework for Platform-Independent Networked Reconfiguration of Software and Hardware.Y. Ha, B. Mei, P. Schaumont, S. Vernalde, R. Lauwereins, und H. Man. FPL, Volume 2147 von Lecture Notes in Computer Science, Seite 264-274. Springer, (2001)ADRES: An Architecture with Tightly Coupled VLIW Processor and Coarse-Grained Reconfigurable Matrix.B. Mei, S. Vernalde, D. Verkest, H. Man, und R. Lauwereins. FPL, Volume 2778 von Lecture Notes in Computer Science, Seite 61-70. Springer, (2003)