PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Gaillardon, Pierre-Emmanuel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Vertically-stacked double-gate nanowire FETs with controllable polarity: from devices to regular ASICs.

, , , , , , und . DATE, Seite 625-630. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pierre Nacke University of Stuttgart

Dr. rer. nat. Pierre Eckold University of Stuttgart

Pierre Kuna University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A high-performance low-power near-Vt RRAM-based FPGA., , und . FPT, Seite 207-214. IEEE, (2014)Fast process variation analysis in nano-scaled technologies using column-wise sparse parameter selection., , , und . NANOARCH, Seite 163-168. IEEE Computer Society/ACM, (2014)Process/design co-optimization of regular logic tiles for double-gate silicon nanowire transistors., , , , , , und . NANOARCH, Seite 55-60. ACM, (2012)Emerging reconfigurable nanotechnologies: can they support future electronics?, , , , , , , und . ICCAD, Seite 13. ACM, (2018)Improving Circuit Mapping Performance Through MIG-based Synthesis for Carry Chains., , , , , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 131-136. ACM, (2017)Energy/Reliability Trade-Offs in Low-Voltage ReRAM-Based Non-Volatile Flip-Flop Design., , , , , , und . IEEE Trans. on Circuits and Systems, 61-I (11): 3155-3164 (2014)Towards More Efficient Logic Blocks By Exploiting Biconditional Expansion (Abstract Only)., , , , und . FPGA, Seite 262. ACM, (2015)GMS: Generic memristive structure for non-volatile FPGAs., , , , und . VLSI-SoC, Seite 94-98. IEEE, (2012)Differential Power Analysis Mitigation Technique Using Three-Independent-Gate Field Effect Transistors., und . VLSI-SoC, Seite 107-112. IEEE, (2018)Fast logic synthesis for RRAM-based in-memory computing using Majority-Inverter Graphs., , , und . DATE, Seite 948-953. IEEE, (2016)