Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Mixed-Vth (MVT) CMOS Circuit Design Methodology for Low Power Applications.

L. Wei, Z. Chen, K. Roy, Y. Ye, und V. De. DAC, Seite 430-435. ACM Press, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. Po Wen Cheng University of Stuttgart

Control co-design optimization of floating offshore wind turbines with tuned liquid multi-column dampersW. Yu, S. Zhou, F. Lemmer, und P. Cheng. Wind energy science, 9 (4): 1053-1068 (2024)

Hong Chen University of Stuttgart

Yiyin Chen University of Stuttgart

Jun Chen University of Stuttgart

Lu Chen University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Design and Optimization of Low Voltage High Performance Dual Threshold CMOS Circuits.L. Wei, Z. Chen, M. Johnson, K. Roy, und V. De. DAC, Seite 489-494. ACM Press, (1998)A 4 kb Metal-Fuse OTP-ROM Macro Featuring a 2 V Programmable 1.37 μ m 2 1T1R Bit Cell in 32 nm High-k Metal-Gate CMOS.S. Kulkarni, Z. Chen, J. He, L. Jiang, M. Pedersen, und K. Zhang. J. Solid-State Circuits, 45 (4): 863-868 (2010)IDDQ Testing for Deep-Submicron ICs: Challenges and Solutions.Z. Chen, L. Wei, A. Keshavarzi, und K. Roy. IEEE Design & Test of Computers, 19 (2): 24-33 (2002)On effective IDDQ testing of low-voltage CMOS circuits using leakage control techniques.Z. Chen, L. Wei, und K. Roy. IEEE Trans. VLSI Syst., 9 (5): 718-725 (2001)Efficient statistical approach to estimate power considering uncertain properties of primary inputs.Z. Chen, K. Roy, und T. Chou. IEEE Trans. VLSI Syst., 6 (3): 484-492 (1998)Estimation of power dissipation using a novel power macromodelingtechnique.Z. Chen, K. Roy, und E. Chong. IEEE Trans. on CAD of Integrated Circuits and Systems, 19 (11): 1363-1369 (2000)A 3.8 GHz 153 Mb SRAM Design With Dynamic Stability Enhancement and Leakage Reduction in 45 nm High-k Metal Gate CMOS Technology.F. Hamzaoglu, K. Zhang, Y. Wang, H. Ahn, U. Bhattacharya, Z. Chen, Y. Ng, A. Pavlov, K. Smits, und M. Bohr. J. Solid-State Circuits, 44 (1): 148-154 (2009)A 1.1 GHz 12 µA/Mb-Leakage SRAM Design in 65 nm Ultra-Low-Power CMOS Technology With Integrated Leakage Reduction for Mobile Applications.Y. Wang, H. Ahn, U. Bhattacharya, Z. Chen, T. Coan, F. Hamzaoglu, W. Hafez, C. Jan, P. Kolar, S. Kulkarni und 7 andere Autor(en). J. Solid-State Circuits, 43 (1): 172-179 (2008)A Power Macromodeling Technique Based on Power Sensitivity.Z. Chen, und K. Roy. DAC, Seite 678-683. ACM Press, (1998)Power sensitivity - a new method to estimate power dissipation considering uncertain specifications of primary inputs.Z. Chen, K. Roy, und T. Chou. ICCAD, Seite 40-44. IEEE Computer Society / ACM, (1997)