Autor der Publikation

Introductory digital design & computer architecture curriculum.

, und . MSE, Seite 14-16. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Sequential Element Timing Parameter Definition Considering Clock Uncertainty.. IEEE Trans. VLSI Syst., 23 (11): 2705-2708 (2015)Comparison of parallelized radix-2 and radix-4 scalable Montgomery multipliers., , , , , , , , , und . ACSSC, Seite 1144-1148. IEEE, (2013)A 2.4GHz 256/1024-bit Encryption Accelerator reconfigurable Montgomery multiplier in 90nm CMOS., , , , und . SoCC, Seite 25-28. IEEE, (2007)Bubble Razor: Eliminating Timing Margins in an ARM Cortex-M3 Processor in 45 nm CMOS Using Architecturally Independent Error Detection and Correction., , , , , , und . J. Solid-State Circuits, 48 (1): 66-81 (2013)Introductory digital design & computer architecture curriculum., und . MSE, Seite 14-16. IEEE Computer Society, (2013)Bubble Razor: An architecture-independent approach to timing-error detection and correction., , , , , , und . ISSCC, Seite 488-490. IEEE, (2012)An Improved Unified Scalable Radix-2 Montgomery Multiplier., , , , und . IEEE Symposium on Computer Arithmetic, Seite 172-178. IEEE Computer Society, (2005)SE6 Secure Digital Systems., und . ISSCC, Seite 372-373. IEEE, (2007)Parallelized radix-4 scalable montgomery multipliers., und . SBCCI, Seite 306-311. ACM, (2007)A Compact Transregional Model for Digital CMOS Circuits Operating Near Threshold., , und . IEEE Trans. VLSI Syst., 22 (10): 2041-2053 (2014)