Autor der Publikation

Hybrid instruction set simulation for fast and accurate memory access profiling

, und . 2017 13th Workshop on Intelligent Solutions in Embedded Systems (WISES), Seite 23-28. Piscataway, IEEE, (2017)
DOI: 10.1109/WISES.2017.7986927

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Automated Sensor Firmware Development : Generation, Optimization, and Analysis, , , , , und . MBMV 2019 : 22nd Workshop : Methods and Description Languages for Modelling and Verification of Circuits and Systems, VDE Verlag, (2019)Low Power Memory Allocation and Mapping for Area-Constrained Systems-on-Chips, , und . EURASIP Journal on Embedded Systems, (2016)Power-mode-aware Memory Subsystem Optimization for Low-power System-on-Chip Design, und . ACM Transactions on Embedded Computing Systems, 18 (5): 43 (2019)Low power memory allocation and mapping for area-constrained systems-on-chips., , und . EURASIP J. Emb. Sys., (2017)Combined MPSoC Task Mapping and Memory Optimization for Low-Power, , , und . 2019 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), Seite 121-124. Piscataway, IEEE, (2019)Hybrid instruction set simulation for fast and accurate memory access profiling, und . 2017 13th Workshop on Intelligent Solutions in Embedded Systems (WISES), Seite 23-28. Piscataway, IEEE, (2017)A Backend Tool for the Integration of Memory Optimizations into Embedded Software, und . 2019 Forum for Specification and Design Languages (FDL), Piscataway, IEEE, (2019)Design-Time Memory Subsystem Optimization for Low-Power Multi-Core Embedded Systems, und . 2019 IEEE 13th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), Seite 347-353. Piscataway, IEEE, (2019)Entwurf und Implementierung einer Prozessinterkommunikation für Multi-Core CPUs.. Echtzeit, Seite 59-68. Springer, (2013)Globally Asynchronous Locally Synchronous Simulation of NoCs on Many-Core Architectures, , und . 2016 24th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP), Seite 763-770. Piscataway, IEEE, (2016)