Autor der Publikation

Globally Asynchronous Locally Synchronous Simulation of NoCs on Many-Core Architectures

, , und . 2016 24th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP), Seite 763-770. Piscataway, IEEE, (2016)
DOI: 10.1109/PDP.2016.118

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Globally Asynchronous Locally Synchronous Simulation of NoCs on Many-Core Architectures, , und . 2016 24th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP), Seite 763-770. Piscataway, IEEE, (2016)Low power memory allocation and mapping for area-constrained systems-on-chips., , und . EURASIP J. Emb. Sys., (2017)Optimal memory selection for low power embedded systems. Präsentation, (2015)Scalable parallel simulation of networks on chip., und . NOCS, Seite 1-8. IEEE, (2013)Parallel simulation of networks on chip. Universität Stuttgart, Düren, Dissertation, (2020)Optimal memory selection for low power embedded systems., und . 2015 12th International Workshop on Intelligent Solutions in Embedded Systems (WISES), Seite 11-16. Piscataway, New Jersey, IEEE, (2015)Low Power Memory Allocation and Mapping for Area-Constrained Systems-on-Chips, , und . EURASIP Journal on Embedded Systems, (2016)Fine grained adaptive simulation with application to NoCs., und . FDL, Seite 1-8. IEEE, (2013)On Covering Structural Defects in NoCs by Functional Tests., , , , , , und . ATS, Seite 87-92. IEEE Computer Society, (2014)Multi-Layer Diagnosis for Fault-Tolerant Networks-on-Chip, , , , , und . IEEE transactions on computers, 66 (5): 848-861 (2017)