Autor der Publikation

Failure Analysis of High-Density CMOS SRAMs: Using Realistic Defect Modeling and I/Sub DDQ/ Testing.

, , und . IEEE Design & Test of Computers, 10 (2): 13-23 (1993)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Maly, Wojciech
Eine Person hinzufügen mit dem Namen Maly, Wojciech
 

Weitere Publikationen von Autoren mit dem selben Namen

Failure Analysis of High-Density CMOS SRAMs: Using Realistic Defect Modeling and I/Sub DDQ/ Testing., , und . IEEE Design & Test of Computers, 10 (2): 13-23 (1993)Fault Tuples in Diagnosis of Deep-Submicron Circuits., , , , , und . ITC, Seite 233-241. IEEE Computer Society, (2002)Systematic Characterization of Physical Defects for Fault Analysis of MOS IC Cells., , und . ITC, Seite 390-399. IEEE Computer Society, (1984)To DFT or Not to DFT?, , , , und . ITC, Seite 557-566. IEEE Computer Society, (1997)Modeling the Difficulty of Sequential Automatic Test Pattern Generation., und . ICCD, Seite 261-271. IEEE Computer Society, (1996)Prospects for WSI: A Manufacturing Perspective.. IEEE Computer, 25 (4): 58-65 (1992)Statistical Simulation of the IC Manufacturing Process., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 1 (3): 120-131 (1982)Improved Yield Model for Submicron Domain., und . DFT, Seite 2-10. IEEE Computer Society, (1997)Interconnect yield model for manufacturability prediction in synthesis of standard cell based designs., und . ICCAD, Seite 368-373. IEEE Computer Society / ACM, (1996)Interconnect characteristics of 2.5-D system integration scheme., und . ISPD, Seite 171-175. ACM, (2001)