PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chakrabarty, Krishnendu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Selective Scan Slice Encoding Technique for Test Data Volume and Test Power Reduction.

, , , , , , und . J. Electronic Testing, 24 (4): 353-364 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Chakrabarty, Krishnendu
Eine Person hinzufügen mit dem Namen Chakrabarty, Krishnendu
 

Weitere Publikationen von Autoren mit dem selben Namen

An Optimal Two-Mixer Dilution Engine with Digital Microfluidics for Low-Power Applications., , , und . J. Low Power Electronics, 10 (3): 506-518 (2014)On-Chip Dilution from Multiple Concentrations of a Sample Fluid Using Digital Microfluidics., , , und . VDAT, Volume 382 von Communications in Computer and Information Science, Seite 274-283. Springer, (2013)Reconfiguration-Based Defect Tolerance for Microfluidic Biochips.. DFT, IEEE Computer Society, (2006)Test Infrastructure Design - for Digital, Mixed-Signal and Hierarchical SOCs., und . LAP Lambert Academic Publishing, (2011)Modular Testing and Built-In Self-Test of Embedded Cores in System-on-Chip Integrated Circuits.. Embedded Systems Handbook, CRC Press, (2005)Layout-Aware Solution Preparation for Biochemical Analysis on a Digital Microfluidic Biochip., , , und . VLSI Design, Seite 171-176. IEEE Computer Society, (2011)Testing of Low-cost Digital Microfluidic Biochips with Non-Regular Array Layouts., , und . J. Electronic Testing, 28 (2): 243-255 (2012)Guest Editorial.. J. Electronic Testing, 18 (4-5): 363 (2002)Efficient Pattern Generation for Small-Delay Defects Using Selection of Critical Faults., , , , , und . J. Electronic Testing, 29 (1): 35-48 (2013)Test-Cost Modeling and Optimal Test-Flow Selection of 3-D-Stacked ICs., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (9): 1523-1536 (2015)