PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chakrabarty, Krishnendu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Layout-Aware Solution Preparation for Biochemical Analysis on a Digital Microfluidic Biochip.

, , , und . VLSI Design, Seite 171-176. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Chakrabarty, Krishnendu
Eine Person hinzufügen mit dem Namen Chakrabarty, Krishnendu
 

Weitere Publikationen von Autoren mit dem selben Namen

An Optimal Two-Mixer Dilution Engine with Digital Microfluidics for Low-Power Applications., , , und . J. Low Power Electronics, 10 (3): 506-518 (2014)Reconfiguration-Based Defect Tolerance for Microfluidic Biochips.. DFT, IEEE Computer Society, (2006)On-Chip Dilution from Multiple Concentrations of a Sample Fluid Using Digital Microfluidics., , , und . VDAT, Volume 382 von Communications in Computer and Information Science, Seite 274-283. Springer, (2013)Layout-Aware Solution Preparation for Biochemical Analysis on a Digital Microfluidic Biochip., , , und . VLSI Design, Seite 171-176. IEEE Computer Society, (2011)Test-Cost Modeling and Optimal Test-Flow Selection of 3-D-Stacked ICs., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (9): 1523-1536 (2015)Test-Quality/Cost Optimization Using Output-Deviation-Based Reordering of Test Patterns., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (2): 352-365 (2008)Detection, Diagnosis, and Recovery From Clock-Domain Crossing Failures in Multiclock SoCs., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (9): 1395-1408 (2013)Board-Level Functional Fault Diagnosis Using Multikernel Support Vector Machines and Incremental Learning., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 33 (2): 279-290 (2014)Robust Optimization of Test-Access Architectures Under Realistic Scenarios., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (11): 1873-1884 (2015)Test-Length and TAM Optimization for Wafer-Level Reduced Pin-Count Testing of Core-Based SoCs., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 28 (1): 111-120 (2009)