PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ye, Andy"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An evaluation on the accuracy of the minimum width transistor area models in ranking the layout area of FPGA architectures.

, und . FPL, Seite 1-11. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ye Feng University of Stuttgart

Dr. Andy Steinmann University of Stuttgart

Weizhou Ye University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

An Empirical Analysis of the Fidelity of VPR Area Models., und . FCCM, Seite 138. IEEE Computer Society, (2016)VPR 5.0: FPGA CAD and architecture exploration tools with single-driver routing, heterogeneity and process scaling., , , , , , , und . TRETS, 4 (4): 32:1-32:23 (2011)Measuring the power efficiency of subthreshold FPGAs for implementing portable biomedical applications., , und . Microprocessors and Microsystems - Embedded Hardware Design, 36 (3): 151-158 (2012)Measuring the Accuracy of Minimum Width Transistor Area in Estimating FPGA Layout Area., und . FCCM, Seite 223-226. IEEE Computer Society, (2015)Synthesizing datapath circuits for FPGAs with emphasis on area minimization., , und . FPT, Seite 219-226. IEEE, (2002)VPR 5.0: FPGA cad and architecture exploration tools with single-driver routing, heterogeneity and process scaling., , , , , , und . FPGA, Seite 133-142. ACM, (2009)Utilizing multi-bit connections to improve the area efficiency of unidirectional routing resources for routing multi-bit signals on FPGAs., , und . Microprocessors and Microsystems - Embedded Hardware Design, 36 (3): 167-175 (2012)Using Bus-Based Connections to Improve Field-Programmable Gate-Array Density for Implementing Datapath Circuits., und . IEEE Trans. VLSI Syst., 14 (5): 462-473 (2006)A scalable computing and memory architecture for variable block size motion estimation on Field-Programmable Gate Arrays., und . FPL, Seite 83-88. IEEE, (2008)The effect of sparse switch patterns on the area efficiency of multi-bit routing resources in field-programmable gate arrays., und . FPL, Seite 427-430. IEEE, (2008)