PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Virazel, Arnaud"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Electrical Simulation Model of the 2T-FLOTOX Core-Cell for Defect Injection and Faulty Behavior Prediction in eFlash Memories.

, , , , , und . European Test Symposium, Seite 77-84. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Virazel, Arnaud
Eine Person hinzufügen mit dem Namen Virazel, Arnaud
 

Weitere Publikationen von Autoren mit dem selben Namen

Controlling Peak Power Consumption During Scan Testing: Power-Aware DfT and Test Set Perspectives., , , , und . PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 540-549. Springer, (2005)A Design-for-Diagnosis Technique for SRAM Write Drivers., , , , , und . DATE, Seite 1480-1485. ACM, (2008)A concurrent approach for testing address decoder faults in eFlash memories., , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2007)Testing approximate digital circuits: Challenges and opportunities., , , , und . LATS, Seite 1-6. IEEE, (2018)An effective ATPG flow for Gate Delay Faults., , , , , und . DTIS, Seite 1-6. IEEE, (2015)Is aproximate computing suitable for selective hardening of arithmetic circuits?, , , , und . DTIS, Seite 1-6. IEEE, (2018)Towards approximation during test of Integrated Circuits., , , , , und . DDECS, Seite 28-33. IEEE, (2017)A study of path delay variations in the presence of uncorrelated power and ground supply noise., , , , , und . DDECS, Seite 189-194. IEEE Computer Society, (2011)On using a SPICE-like TSTAC™ eFlash model for design and test., , , , , , , , und . DDECS, Seite 359-364. IEEE Computer Society, (2011)Optimized march test flow for detecting memory faults in SRAM devices under bit line coupling., , , , , , und . DDECS, Seite 353-358. IEEE Computer Society, (2011)