Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Evaluating the Robustness of Complementary Channel Ferroelectric FETs Against Total Ionizing Dose Toward Radiation-Tolerant Embedded Nonvolatile Memory

Z. Jiang, Z. Guo, X. Luo, M. Sayed Afaque, Z. Faris, H. Mulaosmanovic, S. Duenkel, S. Soss, S. Beyer, X. Gong, S. Kurinec, V. Narayanan, H. Amrouch, E. Zhang, D. Fleetwood, R. Schrimpf, und K. Ni. IEEE electron device letters, 45 (7): 1165-1168 (2024)
DOI: 10.1109/LED.2023.3332071

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sven Stark University of Stuttgart

Anne Beyer University of Stuttgart

Amatus Beyer University of Stuttgart

Julian Beyer University of Stuttgart

David Bernhard Beyer University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Putting it all together - Formal verification of the VAMP.S. Beyer, C. Jacobi, D. Kröning, D. Leinenbach, und W. Paul. STTT, 8 (4-5): 411-430 (2006)Towards the Formal Verification of Lower System Layers in Automotive Systems.S. Beyer, P. Böhm, M. Gerke, M. Hillebrand, T. der Rieden, S. Knapp, D. Leinenbach, und W. Paul. ICCD, Seite 317-326. IEEE Computer Society, (2005)Putting it all together: formal verification of the VAMP.S. Beyer. Saarland University, Saarbrücken, Germany, (2005)Evaluating the Robustness of Complementary Channel Ferroelectric FETs Against Total Ionizing Dose Toward Radiation-Tolerant Embedded Nonvolatile MemoryZ. Jiang, Z. Guo, X. Luo, M. Sayed Afaque, Z. Faris, H. Mulaosmanovic, S. Duenkel, S. Soss, S. Beyer, X. Gong und 7 andere Autor(en). IEEE electron device letters, 45 (7): 1165-1168 (2024)Performance Improvement on HfO2-Based 1T Ferroelectric NVM by Electrical Preconditioning.C. Cagli, L. Perniola, F. Gaillard, S. Dünkel, T. Melde, B. Mueller, M. Trentzsch, S. Wittek, und S. Beyer. IRPS, Seite 1-4. IEEE, (2019)Ultra-dense co-integration of FeFETs and CMOS logic enabling very-fine grained Logic-in-Memory.E. Breyer, H. Mulaosmanovic, J. Trommer, T. Melde, S. Dünkel, M. Trentzsch, S. Beyer, T. Mikolajick, und S. Slesazeck. ESSDERC, Seite 118-121. IEEE, (2019)Automated formal verification of processors based on architectural models.U. Kühne, S. Beyer, J. Bormann, und J. Barstow. FMCAD, Seite 129-136. IEEE, (2010)Generating an Efficient Instruction Set Simulator from a Complete Property Suite.U. Kühne, S. Beyer, und C. Pichler. IEEE International Workshop on Rapid System Prototyping, Seite 109-115. IEEE Computer Society, (2009)Putting it all together: formal verification of the VAMP.S. Beyer. Saarland University, (2007)Instantiating Uninterpreted Functional Units and Memory System: Functional Verification of the VAMP.S. Beyer, C. Jacobi, D. Kroening, D. Leinenbach, und W. Paul. CHARME, Volume 2860 von Lecture Notes in Computer Science, Seite 51-65. Springer, (2003)