PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Sheu, Bing J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Compact Neural Network Based CDMA Receiver for Multimedia Wireless Communication.

, , und . ICCD, Seite 99-103. IEEE Computer Society, (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

J. K\"astner

J. Schwarz

J. K\"astner

J Walter

J. Vogel

 

Weitere Publikationen von Autoren mit dem selben Namen

A Neural Network Based VLSI Vector Quantizer for Real-Time Image Compression., , und . Data Compression Conference, Seite 342-351. IEEE Computer Society, (1991)A Gaussian Synapse Circuit for Analog VLSI Neural Networks., , und . ISCAS, Seite 483-486. IEEE, (1994)A Compact Neural Network Based CDMA Receiver for Multimedia Wireless Communication., , und . ICCD, Seite 99-103. IEEE Computer Society, (1996)An investigation on local minima of a Hopfield network for optimization circuits., und . ICNN, Seite 45-51. IEEE, (1988)Compact VLSI Neural Network Circuit with High-Capacity Dynamic Synapses., , , und . IJCNN (4), Seite 214-218. IEEE Computer Society, (2000)0-7695-0619-4.Paralleled hardware annealing for optimal solutions on electronic neural networks., und . IEEE Trans. Neural Networks, 4 (4): 588-599 (1993)An adaptive vector quantizer based on the Gold-Washing method for image compression., , und . IEEE Trans. Circuits Syst. Video Techn., 4 (2): 143-157 (1994)Image compression using self-organization networks., , und . IEEE Trans. Circuits Syst. Video Techn., 4 (5): 480-489 (1994)An MOS transistor charge model for VLSI design., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 7 (4): 520-527 (1988)BSIM plus: an advanced SPICE model for submicron MOS VLSI circuits., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 13 (9): 1166-1170 (1994)