PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Kawaguchi, Hiroshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 40-nm 256-Kb 0.6-V operation half-select resilient 8T SRAM with sequential writing technique enabling 367-mV VDDmin reduction.

, , , , , , und . ISQED, Seite 489-492. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kawaguchi, Hiroshi
Eine Person hinzufügen mit dem Namen Kawaguchi, Hiroshi
 

Weitere Publikationen von Autoren mit dem selben Namen

A low memory bandwidth Gaussian mixture model (GMM) processor for 20, 000-word real-time speech recognition FPGA system., , , und . FPT, Seite 341-344. IEEE, (2008)Architectural Study of HOG Feature Extraction Processor for Real-Time Object Detection., , , , , und . SiPS, Seite 197-202. IEEE, (2012)A 40-nm 256-Kb 0.6-V operation half-select resilient 8T SRAM with sequential writing technique enabling 367-mV VDDmin reduction., , , , , , und . ISQED, Seite 489-492. IEEE, (2012)Quality of a Bit (QoB): A New Concept in Dependable SRAM., , , , , , und . ISQED, Seite 98-102. IEEE Computer Society, (2008)An accurate soft error propagation analysis technique considering temporal masking disablement., , , , , und . IOLTS, Seite 23-25. IEEE, (2015)A Low-Latency DMR Architecture with Efficient Recovering Scheme Exploiting Simultaneously Copiable SRAM., , , , , , , und . ARCS Workshops, Seite 1-5. VDE Verlag / IEEE Xplore, (2014)A 298-fJ/writecycle 650-fJ/readcycle 8T three-port SRAM in 28-nm FD-SOI process technology for image processor., , , , , , , , , und . CICC, Seite 1-4. IEEE, (2015)Design Choice in 45-nm Dual-Port SRAM - 8T, 10T Single End, and 10T Differential., , , , , , und . IPSJ Trans. System LSI Design Methodology, (2011)Leakage-suppressed clock-gating circuit with Zigzag Super Cut-off CMOS (ZSCCMOS) for leakage-dominant sub-70-nm and sub-1-V-V/sub DD/ LSIs., , , , und . IEEE Trans. VLSI Syst., 14 (4): 430-435 (2006)A 28-nm 484-fJ/writecycle 650-fJ/readcycle 8T Three-Port FD-SOI SRAM for Image Processor., , , , , , und . IEICE Transactions, 99-C (8): 901-908 (2016)