Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Network Interface with Task Spawning Support for NoC-Based DSM Architectures.

A. Zaib, J. Heißwolf, A. Weichslgartner, T. Wild, J. Teich, J. Becker, und A. Herkersdorf. ARCS, Volume 9017 von Lecture Notes in Computer Science, Seite 186-198. Springer, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tim Janz University of Stuttgart

PD Dr. phil. Frank Janle University of Stuttgart

Benedikt Janny

Isabel Janowsky University of Stuttgart

Hon. -Prof. Dr. Martin Jansen University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Network Interface with Task Spawning Support for NoC-Based DSM Architectures.A. Zaib, J. Heißwolf, A. Weichslgartner, T. Wild, J. Teich, J. Becker, und A. Herkersdorf. ARCS, Volume 9017 von Lecture Notes in Computer Science, Seite 186-198. Springer, (2015)NoC simulation in heterogeneous architectures for PGAS programming model.S. Roloff, A. Weichslgartner, J. Heißwolf, F. Hannig, und J. Teich. M-SCOPES, Seite 77-85. ACM, (2013)Providing fault tolerance through invasive computing.V. Lari, A. Weichslgartner, A. Tanase, M. Witterauf, F. Khosravi, J. Teich, J. Heißwolf, S. Friederich, und J. Becker. it - Information Technology, 58 (6): 309-328 (2016)A Scalable and Adaptive Network on Chip for Many-Core Architectures.J. Heißwolf. Karlsruhe Institute of Technology, (2014)A Framework for Multi-FPGA Interconnection using Multi Gigabit Transceivers.M. Dreschmann, J. Heisswolf, M. Geiger, M. Haußecker, und J. Becker. SBCCI, Seite 5:1-5:6. ACM, (2015)Hardware/software debugging of large scale many-core architectures.S. Friederich, J. Heisswolf, und J. Becker. SBCCI, Seite 45:1-45:7. ACM, (2014)Hardware prototyping of novel invasive multicore architectures.J. Becker, S. Friederich, J. Heisswolf, R. König, und D. May. ASP-DAC, Seite 201-206. IEEE, (2012)Hardware Supported Adaptive Data Collection for Networks on Chip.J. Heisswolf, A. Weichslgartner, A. Zaib, R. König, T. Wild, A. Herkersdorf, J. Teich, und J. Becker. IPDPS Workshops, Seite 153-162. IEEE, (2013)Efficient memory access in 2D Mesh NoC architectures using high bandwidth routers.J. Heisswolf, S. Bischof, M. Rückauer, und J. Becker. SBCCI, Seite 1-6. IEEE, (2013)Providing multiple hard latency and throughput guarantees for packet switching networks on chip.J. Heisswolf, R. König, M. Kupper, und J. Becker. Computers & Electrical Engineering, 39 (8): 2603-2622 (2013)