PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Tockhorn, Andreas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Selective redundancy to improve reliability and to slow down delay degradation due to gate oxide breakdown.

, , , , und . DDECS, Seite 12-15. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Prof. Dr. Andreas Hotho

Ontology-based Text Document Clustering., , und . KI, 16 (4): 48-54 (2002)
Ontology-based Text Document Clustering., , und . KI, 16 (4): 48-54 (2002)Clustern mit Hintergrundwissen.. Karlsruhe Institute of Technology, (2004)

Andreas Baumann University of Stuttgart

Experimental collisions of varying roughness wetted particles in the pendular regime compared to numerical simulations, , , und . Phys. Rev. Fluids, 9 (5): 054302-1 -- 054302-26 (Mai 2024)

Junior-Prof. Dr.-Ing. Andreas Pott

Andreas Kaufmann

Andreas Pahler University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

On the Impact of Caching for High Performance Packet Classifiers., , und . GLOBECOM, Seite 2314-2318. IEEE, (2008)Modeling temperature distribution in Networks-on-Chip using RC-circuits., , , und . DDECS, Seite 229-232. IEEE Computer Society, (2010)Monitoring and Control of Temperature in Networks-on-Chip., , , und . MEMICS, Volume 16 von OASIcs, Seite 124-131. Schloss Dagstuhl - Leibniz-Zentrum fuer Informatik, Germany, (2010)Rapid Evolution of Time-Efficient Packet Classifiers., , und . IEEE Congress on Evolutionary Computation, Seite 2793-2799. IEEE, (2006)Functional enhancements of TMR for power efficient and error resilient ASIC designs., , , , , und . DDECS, Seite 183-188. IEEE Computer Society, (2011)Selective redundancy to improve reliability and to slow down delay degradation due to gate oxide breakdown., , , , und . DDECS, Seite 12-15. IEEE, (2012)Twin logic gates: improved logic reliability by redundancy concerning gate oxide breakdown., , , , und . SBCCI, ACM, (2009)System level modeling of Networks-on-Chip for power estimation and design space exploration., , , , und . MBMV, Seite 25-34. Institut für Angewandte Mikroelektronik und Datentechnik, Fakultät für Informatik und Elektrotechnik, Universität Rostock, (2013)Accelerating the Evolution of Evolvable Hardware-based Packet Classifiers., , , und . WEAH, Seite 27-34. IEEE, (2007)