Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Oxygen vacancy traps in Hi-K/Metal gate technologies and their potential for embedded memory applications., , , , , , , , , und 3 andere Autor(en). IRPS, Seite 2. IEEE, (2015)Electrically Programmable Fuse (eFUSE): From Memory Redundancy to Autonomic Chips., , , , , , , , , und . CICC, Seite 799-804. IEEE, (2007)Three-Dimensional Dynamic Random Access Memories Using Through-Silicon-Vias., , , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (3): 373-384 (2016)Field Tolerant Dynamic Intrinsic Chip ID Using 32 nm High-K/Metal Gate SOI Embedded DRAM., , , , , , und . J. Solid-State Circuits, 48 (4): 940-947 (2013)A Self-Authenticating Chip Architecture Using an Intrinsic Fingerprint of Embedded DRAM., , , , , und . J. Solid-State Circuits, 48 (11): 2934-2943 (2013)A Commercial Field-Programmable Dense eFUSE Array Memory with 99.999% Sense Yield for 45nm SOI CMOS., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 406-407. IEEE, (2008)Dynamic intrinsic chip ID using 32nm high-K/metal gate SOI embedded DRAM., , , , , und . VLSIC, Seite 146-147. IEEE, (2012)