Autor der Publikation

A continuous-time ΔΣ modulator with a digital technique for excess loop delay compensation.

, , , , und . ISCAS, Seite 934-937. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-Distortion Wideband Delta-Sigma ADCs With Shifted Loop Delays., , , und . IEEE Trans. on Circuits and Systems, 62-I (2): 376-384 (2015)Design Techniques for Wideband Discrete-Time Delta-Sigma ADCs With Extra Loop Delay., , und . IEEE Trans. on Circuits and Systems, 58-I (7): 1518-1530 (2011)An efficient ΔΣ ADC architecture for low oversampling ratios., und . IEEE Trans. on Circuits and Systems, 51-I (1): 63-71 (2004)A Noise-Coupled Time-Interleaved ΔΣ ADC with 4.2MHz BW, -98dB THD, and 79dB SNDR., , , , , , und . ISSCC, Seite 494-495. IEEE, (2008)Multi-channel mixed-signal noise source with applications to stochastic equalization., , , und . ISCAS, Seite 2497-2500. IEEE, (2012)An 8.1 mW, 82 dB delta-sigma ADC with 1.9 MHz BW and -98 dB THD., , und . CICC, Seite 93-96. IEEE, (2008)A compressed-sensing sensor-on-chip incorporating statistics collection to improve reconstruction performance., , , , , , und . CICC, Seite 1-4. IEEE, (2015)Area efficient CMOS charge pump circuits., , und . ISCAS (1), Seite 492-495. IEEE, (2001)Mixed-Order Sturdy MASH Delta-Sigma Modulator., , , und . ISCAS, Seite 257-260. IEEE, (2007)A Segmented Data-Weighted-Averaging Technique., und . ISCAS, Seite 481-484. IEEE, (2007)