Autor der Publikation

Minimal-Power, Delay-Balanced Smart Repeaters for Global Interconnects in the Nanometer Regime.

, , , und . IEEE Trans. VLSI Syst., 16 (5): 589-593 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Repeater Insertion To Minimise Delay In Coupled Interconnects., und . VLSI Design, Seite 513-517. IEEE Computer Society, (2001)Delay-Balanced Smart Repeaters for On-Chip Global Signaling., , , und . VLSI Design, Seite 308-313. IEEE Computer Society, (2007)Modelling NEM relays for digital circuit applications., , , , , , und . ISCAS, Seite 805-808. IEEE, (2013)On signalling over Through-Silicon Via (TSV) interconnects in 3-D Integrated Circuits., , , und . DATE, Seite 1325-1328. IEEE, (2010)Design Methodologies, Models and Tools for Very-Large-Scale Integration of NEM Relay-Based Circuits., , und . ICCAD, Seite 641-648. IEEE, (2015)A scalable multi-dimensional NoC simulation model for diverse spatio-temporal traffic patterns., , , , und . 3DIC, Seite 1-5. IEEE, (2013)Analytic Modeling of Interconnects for Deep Sub-Micron Circuits., , und . ICCAD, Seite 835-842. IEEE Computer Society / ACM, (2003)Application of Molecular Electronics Devices in Digital Circuit Design., , , und . NanoNet, Volume 3 von Lecture Notes of the Institute for Computer Sciences, Social Informatics and Telecommunications Engineering, Seite 61-65. Springer, (2008)Scalability of network-on-chip communication architecture for 3-D meshes., , , , , , und . NOCS, Seite 114-123. IEEE Computer Society, (2009)Memory Technology for Extended Large-Scale Integration in Future Electronics Applications.. DATE, Seite 1126-1127. ACM, (2008)