PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Navi, Keivan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient RNS Implementation of Elliptic Curve Point Multiplication Over $GF(p)$.

, , , , und . IEEE Trans. VLSI Syst., 21 (8): 1545-1549 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Navi, Keivan
Eine Person hinzufügen mit dem Namen Navi, Keivan
 

Weitere Publikationen von Autoren mit dem selben Namen

A novel reversible design for double edge triggered flip-flops and new designs of reversible sequential circuits., , und . Comput. Syst. Sci. Eng., (2014)Design of quaternary 4-2 and 5-2 compressors for nanotechnology., , , , , und . Computers & Electrical Engineering, (2016)Simple Exact Algorithm for Transistor Sizing of Low-Power High-Speed Arithmetic Circuits., , , , und . VLSI Design, (2010)High-speed full adder based on minority function and bridge style for nanoscale., , , , , und . Integration, 44 (3): 155-162 (2011)Ternary Versus Binary Multiplication with Current-Mode CNTFET-Based K-Valued Converters., , und . ISMVL, Seite 17-22. IEEE Computer Society, (2016)A new approach for designing compressors with a new hardware-friendly mathematical method for multi-input XOR gates., , , und . IET Circuits, Devices & Systems, 11 (1): 46-57 (2017)Analytical Review of Noise Margin in MVL: Clarification of a Deceptive Matter., , und . CSSP, 38 (9): 4280-4301 (2019)A universal method for designing low-power carbon nanotube FET-based multiple-valued logic circuits., , , , und . IET Computers & Digital Techniques, 7 (4): 167-181 (2013)Two new low-power Full Adders based on majority-not gates., , , , und . Microelectronics Journal, 40 (1): 126-130 (2009)Toward efficient implementation of basic balanced ternary arithmetic operations in CNFET technology., , , und . Microelectronics Journal, (2019)