PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ran, Yajun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
General skew constrained clock network sizing based on sequential linear programming.

, , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (5): 773-782 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. rer. nat. Ran Wei University of Stuttgart

Sidharth Ranjan University of Stuttgart

Jan Range University of Stuttgart

Patrick Rank University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Eliminating false positives in crosstalk noise analysis., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (9): 1406-1419 (2005)Context-specific leakage and delay analysis of a 65nm standard cell library for lithography-induced variability., , , , , und . SoCC, Seite 261-268. IEEE, (2007)Via-configurable routing architectures and fast design mappability estimation for regular fabrics., und . ICCAD, Seite 25-32. IEEE Computer Society, (2005)The Magic of a Via-Configurable Regular Fabric., und . ICCD, Seite 338-343. IEEE Computer Society, (2004)Eliminating False Positives in Crosstalk Noise Analysis., , , und . DATE, Seite 1192-1197. IEEE Computer Society, (2004)General skew constrained clock network sizing based on sequential linear programming., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (5): 773-782 (2005)Designing via-configurable logic blocks for regular fabric., und . IEEE Trans. VLSI Syst., 14 (1): 1-14 (2006)On designing via-configurable cell blocks for regular fabrics., und . DAC, Seite 198-203. ACM, (2004)An integrated design flow for a via-configurable gate array., und . ICCAD, Seite 582-589. IEEE Computer Society / ACM, (2004)Temporofunctional crosstalk noise analysis., , , , , und . DAC, Seite 860-863. ACM, (2003)