PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Lien, Nan-Chun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 55nm 0.5V 128Kb cross-point 8T SRAM with data-aware dynamic supply Write-assist.

, , , , , , , , , , , , und . SoCC, Seite 218-223. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jun. -Prof. Dr. rer. nat. Christina Lienstromberg University of Stuttgart

Phi-Long Chung University of Stuttgart

Muneshwar Nandeshwar University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A high-performance low VMIN 55nm 512Kb disturb-free 8T SRAM with adaptive VVSS control., , , , , , , , , und 9 andere Autor(en). SoCC, Seite 197-200. IEEE, (2011)An all-digital bit transistor characterization scheme for CMOS 6T SRAM array., , , , , , , , , und . ISCAS, Seite 2485-2488. IEEE, (2012)Design and implementation of dynamic Word-Line pulse write margin monitor for SRAM., , , , , , , , , und 1 andere Autor(en). APCCAS, Seite 116-119. IEEE, (2012)Method for resolving simultaneous same-row access in Dual-Port 8T SRAM with asynchronous dual-clock operation., , und . SoCC, Seite 105-109. IEEE, (2013)A 40nm 1.0Mb 6T pipeline SRAM with digital-based Bit-Line Under-Drive, Three-Step-Up Word-Line, Adaptive Data-Aware Write-Assist with VCS tracking and Adaptive Voltage Detector for boosting control., , , , , , , , , und 3 andere Autor(en). SoCC, Seite 110-115. IEEE, (2013)A 40nm 1.0Mb pipeline 6T SRAM with variation-tolerant Step-Up Word-Line and Adaptive Data-Aware Write-Assist., , , , , , , , , und 9 andere Autor(en). ISCAS, Seite 1468-1471. IEEE, (2013)High-performance 0.6V VMIN 55nm 1.0Mb 6T SRAM with adaptive BL bleeder., , , , , , , , , und 6 andere Autor(en). ISCAS, Seite 1831-1834. IEEE, (2012)Embedded SRAM ring oscillator for in-situ measurement of NBTI and PBTI degradation in CMOS 6T SRAM array., , , , , , , , , und . VLSI-DAT, Seite 1-4. IEEE, (2012)An all-digital Read Stability and Write Margin characterization scheme for CMOS 6T SRAM array., , , , , , , , , und 1 andere Autor(en). VLSI-DAT, Seite 1-4. IEEE, (2012)A 55nm 0.5V 128Kb cross-point 8T SRAM with data-aware dynamic supply Write-assist., , , , , , , , , und 3 andere Autor(en). SoCC, Seite 218-223. IEEE, (2012)