Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 128 Gb 3b/cell V-NAND Flash Memory With 1 Gb/s I/O Rate.

W. Jeong, J. Im, D. Kim, S. Nam, D. Shim, M. Choi, H. Yoon, D. Kim, Y. Kim, H. Park, D. Kwak, S. Park, S. Yoon, W. Hahn, J. Ryu, S. Shim, K. Kang, J. Ihm, I. Kim, D. Lee, J. Cho, M. Kim, J. hoon Jang, S. Hwang, D. Byeon, H. Yang, K. Park, K. Kyung, und J. Choi. J. Solid-State Circuits, 51 (1): 204-212 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jun Chen University of Stuttgart

Jun Chen University of Stuttgart

Mathias Jung University of Stuttgart

Jong Hyun Jung University of Stuttgart

Dr. Kerstin Jung University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 512-Gb 3-b/Cell 64-Stacked WL 3-D-NAND Flash Memory.C. Kim, D. Kim, W. Jeong, H. Kim, I. Park, H. Park, J. Lee, J. Park, Y. Ahn, J. Lee und 20 andere Autor(en). J. Solid-State Circuits, 53 (1): 124-133 (2018)A 128 Gb 3b/cell V-NAND Flash Memory With 1 Gb/s I/O Rate.W. Jeong, J. Im, D. Kim, S. Nam, D. Shim, M. Choi, H. Yoon, D. Kim, Y. Kim, H. Park und 19 andere Autor(en). J. Solid-State Circuits, 51 (1): 204-212 (2016)11.4 A 512Gb 3b/cell 64-stacked WL 3D V-NAND flash memory.C. Kim, J. Cho, W. Jeong, I. Park, H. Park, D. Kim, D. Kang, S. Lee, J. Lee, W. Kim und 34 andere Autor(en). ISSCC, Seite 202-203. IEEE, (2017)A new 3-bit programming algorithm using SLC-to-TLC migration for 8MB/s high performance TLC NAND flash memory.S. Shin, D. Shim, J. Jeong, O. Kwon, S. Yoon, M. Choi, T. Kim, H. Park, H. Yoon, Y. Song und 7 andere Autor(en). VLSIC, Seite 132-133. IEEE, (2012)7.2 A 128Gb 3b/cell V-NAND flash memory with 1Gb/s I/O rate.J. Im, W. Jeong, D. Kim, S. Nam, D. Shim, M. Choi, H. Yoon, D. Kim, Y. Kim, H. Park und 24 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A 7MB/s 64Gb 3-bit/cell DDR NAND flash memory in 20nm-node technology.K. Park, O. Kwon, S. Yoon, M. Choi, I. Kim, B. Kim, M. Kim, Y. Choi, S. Shin, Y. Song und 19 andere Autor(en). ISSCC, Seite 212-213. IEEE, (2011)Three-Dimensional 128 Gb MLC Vertical nand Flash Memory With 24-WL Stacked Layers and 50 MB/s High-Speed Programming.K. Park, S. Nam, D. Kim, P. Kwak, D. Lee, Y. Choi, M. Choi, D. Kwak, D. Kim, M. Kim und 20 andere Autor(en). J. Solid-State Circuits, 50 (1): 204-213 (2015)