PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Sugibayashi, Tadahiko"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Non-volatile Reconfigurable Offloader for Wireless Sensor Nodes.

, , , , und . IPSJ Trans. System LSI Design Methodology, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sugibayashi, Tadahiko
Eine Person hinzufügen mit dem Namen Sugibayashi, Tadahiko
 

Weitere Publikationen von Autoren mit dem selben Namen

MRAM Applications Using Unlimited Write Endurance., , , , und . IEICE Transactions, 90-C (10): 1936-1940 (2007)Nonvolatile logic-in-memory array processor in 90nm MTJ/MOS achieving 75% leakage reduction using cycle-based power gating., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 194-195. IEEE, (2013)Nonvolatile Logic-in-Memory LSI Using Cycle-Based Power Gating and its Application to Motion-Vector Prediction., , , , , , , , , und 4 andere Autor(en). J. Solid-State Circuits, 50 (2): 476-489 (2015)A 16-Mb Toggle MRAM With Burst Modes., , , , , , , , , und 13 andere Autor(en). J. Solid-State Circuits, 42 (11): 2378-2385 (2007)A delay circuit with 4-terminal magnetic-random-access-memory device for power-efficient time- domain signal processing., , , , , , , , , und 5 andere Autor(en). ISCAS, Seite 1588-1591. IEEE, (2014)MRAM Cell Technology for Over 500-MHz SoC., , , , , , , und . J. Solid-State Circuits, 42 (4): 830-838 (2007)Complementary 5T-4MTJ nonvolatile TCAM cell circuit with phase-selective parallel writing scheme., , , , , , , und . IEICE Electronic Express, 11 (10): 20140297 (2014)Programmable cell array using rewritable solid-electrolyte switch integrated in 90nm CMOS., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 228-229. IEEE, (2011)MTJ/MOS-hybrid logic-circuit design flow for nonvolatile logic-in-memory LSI., , , und . ISCAS, Seite 105-109. IEEE, (2013)Nonvolatile Magnetic Flip-Flop for standby-power-free SoCs., , , und . CICC, Seite 355-358. IEEE, (2008)