Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

HALOTIS: high accuracy LOgic TIming simulator with inertial and degradation delay model.

P. de Clavijo, J. Juan-Chico, M. Bellido, A. Acosta, und M. Valencia. DATE, Seite 467-471. IEEE Computer Society, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chantal Ruiz University of Stuttgart

Jörg Desel

Das ist InformatikJ. Desel (Hrsg.) Springer, (2001)

Das ist InformatikJ. Desel (Hrsg.) Springer, (2001)Hilfreiche Hilfe Methode, Implementierung und Evaluation eines Verfahrens zur Adaption an das prozedurale WissenD. Iglezakis. Kath. Universität Eichstätt-Ingolstadt, Aachen, (2007)Hilfreiche Hilfe Methode, Implementierung und Evaluation eines Verfahrens zur Adaption an das prozedurale WissenD. Iglezakis. Kath. Universität Eichstätt-Ingolstadt, Aachen, (2007)

Univ. -Prof. Dr. Gerd de Bruyn University of Stuttgart

Anda Degeratu University of Stuttgart

Daniel Del Gaudio University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Minimalistic SDHC-SPI hardware reader module for boot loader applications.P. de Clavijo, E. Ostúa, M. Díaz, J. Juan, J. Viejo, und D. Martos. Microelectronics Journal, (2017)HALOTIS: high accuracy LOgic TIming simulator with inertial and degradation delay model.P. de Clavijo, J. Juan-Chico, M. Bellido, A. Acosta, und M. Valencia. DATE, Seite 467-471. IEEE Computer Society, (2001)Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements.J. Viejo, M. Bellido, A. Millán, E. Ostúa, J. Juan, P. de Clavijo, und D. Guerrero. IES, Seite 1-7. IEEE, (2006)Static Power Consumption in CMOS Gates Using Independent Bodies.D. Guerrero, A. Millán, J. Juan-Chico, M. Bellido, P. de Clavijo, E. Ostúa, und J. Viejo. PATMOS, Volume 4644 von Lecture Notes in Computer Science, Seite 404-412. Springer, (2007)Characterization of Normal Propagation Delay for Delay Degradation Model (DDM).A. Millán, J. Juan-Chico, M. Bellido, P. de Clavijo, und D. Guerrero. PATMOS, Volume 2451 von Lecture Notes in Computer Science, Seite 477-486. Springer, (2002)Internode: Internal Node Logic Computational Model.A. Millán, M. Bellido, J. Juan-Chico, D. Guerrero, P. de Clavijo, und E. Ostúa. Annual Simulation Symposium, Seite 241-248. IEEE Computer Society, (2003)A Proposal for a New Way of Classifying Network Security Metrics: Study of the Information Collected through a Honeypot.A. Carrasco, J. Ropero, P. de Clavijo, J. Benjumea, und A. Luque. QRS Companion, Seite 633-634. IEEE, (2018)Signal Sampling Based Transition Modeling for Digital Gates Characterization.A. Millán, J. Juan-Chico, M. Bellido, P. de Clavijo, D. Guerrero, und E. Ostúa. PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 829-837. Springer, (2004)Application of Internode Model to Global Power Consumption Estimation in SCMOS Gates.A. Calderón, M. Díaz, J. Juan-Chico, P. de Clavijo, D. Martos, E. Ostúa, und J. Viejo. PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 337-347. Springer, (2005)Logic-Level Fast Current Simulation for Digital CMOS Circuits.P. de Clavijo, J. Juan-Chico, M. Díaz, A. Calderón, D. Martos, E. Ostúa, und J. Viejo. PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 425-435. Springer, (2005)