Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Logic-Level Fast Current Simulation for Digital CMOS Circuits.

P. de Clavijo, J. Juan-Chico, M. Díaz, A. Calderón, D. Martos, E. Ostúa, und J. Viejo. PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 425-435. Springer, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Juan Vargas University of Stuttgart

Jose Juan Jeronimo Rendon University of Stuttgart

Ph. D. Juan Esteban Martinez Jaramillo University of Stuttgart

Dr. -Ing. Juan Santiago López Bermúdez University of Stuttgart

Juan Patricio Lara Ditzel University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Improving the Performance of Static CMOS Gates by Using Independent Bodies.D. Guerrero, A. Millán, J. Juan-Chico, M. Díaz, P. de Clavijo, E. Ostúa, und J. Viejo. J. Low Power Electronics, 3 (1): 70-77 (2007)Measurement of the Switching Activity of CMOS Digital Circuits at the Gate Level.C. Baena, J. Juan-Chico, M. Bellido, P. de Clavijo, C. Jiménez, und M. Valencia. PATMOS, Volume 2451 von Lecture Notes in Computer Science, Seite 353-362. Springer, (2002)Efficient and Fast Current Curve Estimation of CMOS Digital Circuits at the Logic Level.P. de Clavijo, J. Juan-Chico, M. Bellido, A. Millán, und D. Guerrero. PATMOS, Volume 2451 von Lecture Notes in Computer Science, Seite 400-408. Springer, (2002)Application of Internode Model to Global Power Consumption Estimation in SCMOS Gates.A. Calderón, M. Díaz, J. Juan-Chico, P. de Clavijo, D. Martos, E. Ostúa, und J. Viejo. PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 337-347. Springer, (2005)Logic-Level Fast Current Simulation for Digital CMOS Circuits.P. de Clavijo, J. Juan-Chico, M. Díaz, A. Calderón, D. Martos, E. Ostúa, und J. Viejo. PATMOS, Volume 3728 von Lecture Notes in Computer Science, Seite 425-435. Springer, (2005)Influence of Clocking Strategies on the Design of Low Switching-Noise Digital and Mixed-Signal VLSI Circuits.A. Acosta, R. Jiménez, J. Juan-Chico, M. Bellido, und M. Valencia. PATMOS, Volume 1918 von Lecture Notes in Computer Science, Seite 316-326. Springer, (2000)Static Power Consumption in CMOS Gates Using Independent Bodies.D. Guerrero, A. Millán, J. Juan-Chico, M. Bellido, P. de Clavijo, E. Ostúa, und J. Viejo. PATMOS, Volume 4644 von Lecture Notes in Computer Science, Seite 404-412. Springer, (2007)Characterization of Normal Propagation Delay for Delay Degradation Model (DDM).A. Millán, J. Juan-Chico, M. Bellido, P. de Clavijo, und D. Guerrero. PATMOS, Volume 2451 von Lecture Notes in Computer Science, Seite 477-486. Springer, (2002)HALOTIS: high accuracy LOgic TIming simulator with inertial and degradation delay model.P. de Clavijo, J. Juan-Chico, M. Bellido, A. Acosta, und M. Valencia. DATE, Seite 467-471. IEEE Computer Society, (2001)Accurate Logic-Level Current Estimation for Digital CMOS Circuits.P. de Clavijo, J. Juan-Chico, M. Díaz, A. Millán, D. Guerrero, E. Ostúa, und J. Viejo. J. Low Power Electronics, 2 (1): 87-94 (2006)