Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Flexible scan interface architecture for complex SoCs.

M. Sonawane, S. Chadalavada, S. Sarangi, A. Sanghani, M. Yilmaz, P. Jagannadha, und J. Colburn. VTS, Seite 1-6. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

E. Zafeiriou

E. Garrelts

P. E. Bl\"ochl

Andr{\'{e}} Buchau

Umm-E Habiba University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Enhancing testability by structured partial scan.P. Wohl, J. Waicukauski, und J. Colburn. VTS, Seite 152-157. IEEE Computer Society, (2012)Flexible scan interface architecture for complex SoCs.M. Sonawane, S. Chadalavada, S. Sarangi, A. Sanghani, M. Yilmaz, P. Jagannadha, und J. Colburn. VTS, Seite 1-6. IEEE Computer Society, (2016)Determining Redundancy Requirements for Memory Arrays with Critical Area Analysis.J. Segal, S. Bakarian, J. Colburn, M. Kumar, C. Hong, und A. Shubat. MTDT, Seite 48-53. IEEE Computer Society, (1999)XLBIST: X-Tolerant Logic BIST.P. Wohl, J. Waicukauski, G. Maston, und J. Colburn. ITC, Seite 1-9. IEEE, (2018)Two-level compression through selective reseeding.P. Wohl, J. Waicukauski, F. Neuveux, G. Maston, N. Achouri, und J. Colburn. ITC, Seite 1-10. IEEE Computer Society, (2013)Achieving extreme scan compression for SoC Designs.P. Wohl, J. Waicukauski, J. Colburn, und M. Sonawane. ITC, Seite 1-8. IEEE Computer Society, (2014)Optimizing Memory Tests by Analyzing Defect Coverage.A. Jee, J. Colburn, V. Irrinki, und M. Puri. MTDT, Seite 20-28. IEEE Computer Society, (2000)Hybrid selector for high-X scan compression.P. Wohl, J. Waicukauski, F. Neuveux, und J. Colburn. ITC, Seite 1-10. IEEE Computer Society, (2012)Dynamic docking architecture for concurrent testing and peak power reduction.M. Sonawane, P. Jagannadha, S. Chadalavada, S. Sarangi, M. Yilmaz, A. Sanghani, K. Natarajan, J. Colburn, und A. Sinha. VTS, Seite 1-6. IEEE Computer Society, (2016)Eliminating the Ouija board: automatic thresholds and probabilistic I_DDQ diagnosis.D. Lavo, T. Larrabee, und J. Colburn. ITC, Seite 1065-1072. IEEE Computer Society, (1999)