Autor der Publikation

Synthesis of Runtime Switchable Pareto Buffers Offering Full Range Fine Grained Energy/Delay Trade-Offs.

, , , und . Signal Processing Systems, 52 (2): 193-210 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Catthoor, Francky
Eine Person hinzufügen mit dem Namen Catthoor, Francky
 

Weitere Publikationen von Autoren mit dem selben Namen

Optimized memory requirements for wavelet-based scalable multimedia codecs., , , , , , und . J. Embedded Computing, 1 (3): 363-380 (2005)Software metadata: Systematic characterization of the memory behaviour of dynamic applications., , , , , , , und . Journal of Systems and Software, 83 (6): 1051-1075 (2010)Strategy for power efficient combined task and data parallelism exploration illustrated on a QSDPCM video codec., , , und . Journal of Systems Architecture, 45 (10): 791-808 (1999)Guest Editors' Intoduction: The New World of Large Embedded Memories., und . IEEE Design & Test of Computers, 18 (3): 3-4 (2001)A 4.4 pJ/Access 80 MHz, 128 kbit Variability Resilient SRAM With Multi-Sized Sense Amplifier Redundancy., , , , , und . J. Solid-State Circuits, 46 (10): 2416-2430 (2011)Memory Size Reduction Through Storage Order Optimization for Embedded Parallel Multimedia Applications., , und . Parallel Computing, 23 (12): 1811-1837 (1997)Algorithms and parallel VLSI architectures., und . Integration, 20 (1): 1-2 (1995)Flexible hardware acceleration for multimedia oriented microprocessors., , , , und . MICRO, Seite 171-177. ACM/IEEE Computer Society, (2000)Code Transformations for Reduced Data Transfer and Storage in Low Power Realisations of MPEG-4 Full-Pel Motion Estimation., , , und . ICIP (3), Seite 985-989. (1998)Energy-Aware Interconnect Optimization for a Coarse Grained Reconfigurable Processor., , , , und . VLSI Design, Seite 201-207. IEEE Computer Society, (2008)