Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Impacts of NBTI and PBTI on SRAM static/dynamic noise margins and cell failure probability., , , , , und . Microelectronics Reliability, 49 (6): 642-649 (2009)SRAM Write-Ability Improvement With Transient Negative Bit-Line Voltage., , , und . IEEE Trans. VLSI Syst., 19 (1): 24-32 (2011)The 24-Core POWER9 Processor With Adaptive Clocking, 25-Gb/s Accelerator Links, and 16-Gb/s PCIe Gen4., , , , , , , , , und 13 andere Autor(en). IEEE J. Solid State Circuits, 53 (1): 91-101 (2018)Dynamically Pulsed MTCMOS With Bus Encoding for Reduction of Total Power and Crosstalk Noise., , , , und . IEEE Trans. VLSI Syst., 18 (1): 166-170 (2010)Parametric Yield Analysis and Optimization in Leakage Dominated Technologies., , , und . IEEE Trans. VLSI Syst., 15 (6): 613-623 (2007)On-Chip Process Variation Detection and Compensation Using Delay and Slew-Rate Monitoring Circuits., , , und . ISQED, Seite 815-820. IEEE Computer Society, (2008)Adaptive MTCMOS for dynamic leakage and frequency control using variable footer strength., , , und . SoCC, Seite 147-150. IEEE, (2005)Power-aware global signaling strategies., , , , , und . ISCAS (1), Seite 604-607. IEEE, (2005)A Local Random Variability Detector With Complete Digital On-Chip Measurement Circuitry., , und . J. Solid-State Circuits, 44 (9): 2616-2623 (2009)Approaches to run-time and standby mode leakage reduction in global buses., , , , , und . ISLPED, Seite 188-193. ACM, (2004)