PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Mochizuki, Akira"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design of a Microprocessor Datapath Using Four-Valued Differential-Pair Circuits.

, , , und . ISMVL, Seite 14. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Mochizuki, Akira
Eine Person hinzufügen mit dem Namen Mochizuki, Akira
 

Weitere Publikationen von Autoren mit dem selben Namen

Design of an Energy-Efficient Ternary Current-Mode Intra-Chip Communication Link for an Asynchronous Network-on-Chip., , , und . IEICE Transactions, 97-D (9): 2304-2311 (2014)Multiple-Valued Duplex Asynchronous Data Transfer Scheme for Interleaving in LDPC Decoders., , und . ISMVL, Seite 138-143. IEEE Computer Society, (2005)Design of a Microprocessor Datapath Using Four-Valued Differential-Pair Circuits., , , und . ISMVL, Seite 14. IEEE Computer Society, (2006)Design of an energy-efficient 2T-2MTJ nonvolatile TCAM based on a parallel-serial-combined search scheme., , , , und . IEICE Electronic Express, 11 (3): 20131006 (2014)Fabrication of a magnetic tunnel junction-based 240-tile nonvolatile field-programmable gate array chip skipping wasted write operations for greedy power-reduced logic applications., , , , , , , , , und 1 andere Autor(en). IEICE Electronic Express, 10 (23): 20130772 (2013)Complementary 5T-4MTJ nonvolatile TCAM cell circuit with phase-selective parallel writing scheme., , , , , , , und . IEICE Electronic Express, 11 (10): 20140297 (2014)Design of a Quaternary Single-Ended Current-Mode Circuit for an Energy-Efficient Inter-chip Asynchronous Communication Link., , und . ISMVL, Seite 67-72. IEEE Computer Society, (2014)Multiple-Valued Arithmetic Integrated Circuits Based on 1.5V-Supply Dual-Rail Source-Coupled Logic., , und . ISMVL, Seite 64-71. IEEE Computer Society, (1995)Intra-Chip Address-Presetting Data-Transfer Scheme Using Four-Valued Encoding., , und . ISMVL, Seite 192-197. IEEE Computer Society, (2004)High-Throughput Partially Parallel Inter-Chip Link Architecture for Asynchronous Multi-Chip NoCs., , , , , und . IEICE Transactions, 97-D (6): 1546-1556 (2014)