Autor der Publikation

Towards Secure Composition of Integrated Circuits and Electronic Systems : On the Role of EDA

, , , , , , , , , , , , und . 2020 Design, Automation & Test in Europe Conference & Exhibition (DATE 2020), Seite 508-513. IEEE, (2020)
DOI: 10.23919/DATE48585.2020.9116483

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Hierarchical Design of an Application-Specific Instruction Set Processor for High-Throughput and Scalable FFT Processing., , und . IEEE Trans. VLSI Syst., 20 (3): 551-563 (2012)TARS: A Traffic-Adaptive Receiver-Synchronized MAC Protocol for Underwater Sensor Networks., und . MASCOTS, Seite 1-10. IEEE Computer Society, (2015)Resource Sharing of Pipelined Custom Hardware Extension for Energy-Efficient Application-Specific Instruction Set Processor Design., und . ACM Trans. Design Autom. Electr. Syst., 17 (4): 39:1-39:20 (2012)QELAR: A Machine-Learning-Based Adaptive Routing Protocol for Energy-Efficient and Lifetime-Extended Underwater Sensor Networks., und . IEEE Trans. Mob. Comput., 9 (6): 796-809 (2010)Energy Estimation for Extensible Processors., , , und . DATE, Seite 10682-10687. IEEE Computer Society, (2003)DSH-MAC: Medium Access Control based on Decoupled and Suppressed Handshaking for long-delay Underwater Acoustic Sensor Networks., und . LCN, Seite 523-531. IEEE Computer Society, (2013)System Clock and Power Supply Cross-Checking for Glitch Detection., , und . IACR Cryptology ePrint Archive, (2016)A Unified Metric for Quantifying Information Leakage of Cryptographic Devices under Power Analysis Attacks., , , und . IACR Cryptology ePrint Archive, (2016)Harnessing Horizontal Parallelism and Vertical Instruction Packing of Programs to Improve System Overall Efficiency., und . DATE, Seite 758-763. ACM, (2008)GPU acceleration of RSA is vulnerable to side-channel timing attacks., , und . ICCAD, Seite 113. ACM, (2018)