PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ketkar, Mahesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Standby power optimization via transistor sizing and dual threshold voltage assignment.

, und . ICCAD, Seite 375-378. ACM / IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Ketkar, Mahesh
Eine Person hinzufügen mit dem Namen Ketkar, Mahesh
 

Weitere Publikationen von Autoren mit dem selben Namen

Gate Sizing for Cell-Library-Based Designs., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 28 (6): 818-825 (2009)Mining Message Flows using Recurrent Neural Networks for System-on-Chip Designs., , , , und . ISQED, Seite 389-394. IEEE, (2020)PerfProbe: a systematic, cross-layer performance diagnosis framework for mobile platforms., , , , und . MOBILESoft@ICSE, Seite 50-61. IEEE / ACM, (2019)A microarchitecture-based framework for pre- and post-silicon power delivery analysis., und . MICRO, Seite 179-188. ACM, (2009)A new class of convex functions for delay modeling and itsapplication to the transistor sizing problem CMOS gates., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 19 (7): 779-788 (2000)Comparative Analysis of Conventional and Statistical Design Techniques., , , , , und . DAC, Seite 238-243. IEEE, (2007)Standby power optimization via transistor sizing and dual threshold voltage assignment., und . ICCAD, Seite 375-378. ACM / IEEE Computer Society, (2002)Gate Sizing For Cell Library-Based Designs., , und . DAC, Seite 847-852. IEEE, (2007)Convex delay models for transistor sizing., , und . DAC, Seite 655-660. ACM, (2000)Mining Message Flows from System-on-Chip Execution Traces., , , , und . ISQED, Seite 374-380. IEEE, (2021)