PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Miura, Noriyuki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 0.025-0.45 W 60%-Efficiency Inductive-Coupling Power Transceiver With 5-Bit Dual-Frequency Feedforward Control for Non-Contact Memory Cards.

, , , , und . J. Solid-State Circuits, 47 (10): 2496-2504 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Miura, Noriyuki
Eine Person hinzufügen mit dem Namen Miura, Noriyuki
 

Weitere Publikationen von Autoren mit dem selben Namen

A 2Gb/s 15pJ/b/chip Inductive-Coupling programmable bus for NAND Flash memory stacking., , , , , , , und . ISSCC, Seite 244-245. IEEE, (2009)A 2.7Gb/s/mm2 0.9pJ/b/chip 1coil/channel ThruChip interface with coupled-resonator-based CDR for NAND Flash memory stacking., , , , und . ISSCC, Seite 490-492. IEEE, (2011)A 0.14pJ/b Inductive-Coupling Inter-Chip Data Transceiver with Digitally-Controlled Precise Pulse Shaping., , , und . ISSCC, Seite 358-608. IEEE, (2007)A 2Gb/s 1.8pJ/b/chip inductive-coupling through-chip bus for 128-Die NAND-Flash memory stacking., , und . ISSCC, Seite 440-441. IEEE, (2010)An 8Tb/s 1pJ/b 0.8mm2/Tb/s QDR inductive-coupling interface between 65nm CMOS GPU and 0.1µm DRAM., , , und . ISSCC, Seite 436-437. IEEE, (2010)A 1 TB/s 1 pJ/b 6.4 mm2/(TB/s) QDR Inductive-Coupling Interface Between 65-nm CMOS Logic and Emulated 100-nm DRAM., , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 2 (2): 249-256 (2012)Rotary Coding for Power Reduction and S/N Improvement in Inductive-Coupling Data Communication., , , und . J. Solid-State Circuits, 47 (11): 2643-2653 (2012)A 30 Gb/s/Link 2.2 Tb/s/mm 2 Inductively-Coupled Injection-Locking CDR for High-Speed DRAM Interface., , und . J. Solid-State Circuits, 46 (11): 2552-2559 (2011)A 0.025-0.45 W 60%-Efficiency Inductive-Coupling Power Transceiver With 5-Bit Dual-Frequency Feedforward Control for Non-Contact Memory Cards., , , , und . J. Solid-State Circuits, 47 (10): 2496-2504 (2012)Daisy Chain Transmitter for Power Reduction in Inductive-Coupling CMOS Link., , , , , , , und . IEICE Transactions, 90-C (4): 829-835 (2007)