Autor der Publikation

Fault Recovery Technique for TMR Softcore Processor System Using Partial Reconfiguration.

, , , , , , und . ICA3PP (1), Volume 7439 von Lecture Notes in Computer Science, Seite 392-404. Springer, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Ichinomiya, Yoshihiro
Eine Person hinzufügen mit dem Namen Ichinomiya, Yoshihiro
 

Weitere Publikationen von Autoren mit dem selben Namen

Designing Flexible Reconfigurable Regions to Relocate Partial Bitstreams., , , , , und . FCCM, Seite 241. IEEE Computer Society, (2012)Fault Recovery Technique for TMR Softcore Processor System Using Partial Reconfiguration., , , , , , und . ICA3PP (1), Volume 7439 von Lecture Notes in Computer Science, Seite 392-404. Springer, (2012)A Bitstream Relocation Technique to Improve Flexibility of Partial Reconfiguration., , , , und . ICA3PP (1), Volume 7439 von Lecture Notes in Computer Science, Seite 139-152. Springer, (2012)A novel states recovery technique for the TMR softcore processor., , , , , und . FPL, Seite 543-546. IEEE, (2009)A robust reconfigurable logic device based on less configuration memory logic cell., , , , , und . FPT, Seite 162-169. IEEE, (2010)Accelerated evaluation of SEU failure-in-time using frame-based partial reconfiguration., , , , , und . FPT, Seite 220-223. IEEE, (2012)Improving the Robustness of a Softcore Processor against SEUs by Using TMR and Partial Reconfiguration., , , , , und . FCCM, Seite 47-54. IEEE Computer Society, (2010)A Novel Soft Error Detection and Correction Circuit for Embedded Reconfigurable Systems., , , , und . Embedded Systems Letters, 3 (3): 89-92 (2011)Fault-Injection Analysis to Estimate SEU Failure in Time by Using Frame-Based Partial Reconfiguration., , , , , und . IEICE Transactions, 95-A (12): 2347-2356 (2012)COGRE: A Configuration Memory Reduced Reconfigurable Logic Cell Architecture for Area Minimization., , , , und . FPL, Seite 304-309. IEEE Computer Society, (2010)