PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ruiz-Amaya, Jesús"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An optimization-based tool for the high-level synthesis of discrete-time and continuous-time /spl Sigma//spl Delta/ modulators in the Matlab/Simulink environment.

, , , , , , und . ISCAS (5), Seite 97-100. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chantal Ruiz University of Stuttgart

Braulio Jesús Garcia Ayala University of Stuttgart

Jesus Antonio Martinez Zarate University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

An ultra-low power consumption 1-V, 10-bit succesive approximation ADC., , , und . ICECS, Seite 634-637. IEEE, (2008)A 12-bit CMOS Current Steering D/A Converter for Embedded Systems., , , , , und . APCCAS, Seite 1671-1674. IEEE, (2006)An embedded 12-bit 80MS/s A/D/A interface for power-line communications in 0.13µm pure digital CMOS technology., , , , , , und . ISCAS (5), Seite 4626-4629. IEEE, (2005)Behavioral modeling simulation and high-level synthesis of pipeline A/D converters., , , und . ISCAS (6), Seite 5609-5612. IEEE, (2005)Accurate Settling-Time Modeling and Design Procedures for Two-Stage Miller-Compensated Amplifiers for Switched-Capacitor Circuits., , und . IEEE Trans. on Circuits and Systems, 56-I (6): 1077-1087 (2009)Transistor-Level Synthesis of Pipeline Analog-to-Digital Converters Using a Design-Space Reduction Algorithm., , und . IEEE Trans. on Circuits and Systems, 58-I (12): 2816-2828 (2011)MATLAB/SIMULINK-Based High-Level Synthesis of Discrete-Time and Continuous-Time Sigma, Delta Modulators., , , , , , und . DATE, Seite 150-155. IEEE Computer Society, (2004)A power efficient neural spike recording channel with data bandwidth reduction., , , , und . ISCAS, Seite 1704-1707. IEEE, (2011)Electrical-level synthesis of pipeline ADCs., , und . APCCAS, Seite 1628-1631. IEEE, (2008)Behavioral modeling of pipeline ADC building blocks., , und . I. J. Circuit Theory and Applications, 40 (6): 571-594 (2012)