PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Sapatnekar, Sachin S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient inductance extraction using circuit-aware techniques.

, und . IEEE Trans. VLSI Syst., 10 (6): 746-761 (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

S. Schumann

S. Seemann

S. Wartzack

Boettinger S

S. Toro

 

Weitere Publikationen von Autoren mit dem selben Namen

In Memoriam: Margarida F. Jacome., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (9): 1549-1550 (2007)A scaled random walk solver for fast power grid analysis., und . DATE, Seite 38-43. IEEE, (2011)Efficient inductance extraction using circuit-aware techniques., und . IEEE Trans. VLSI Syst., 10 (6): 746-761 (2002)Incorporating Hot-Carrier Injection Effects Into Timing Analysis for Large Circuits., und . IEEE Trans. VLSI Syst., 22 (12): 2738-2751 (2014)Variation-Aware Variable Latency Design., und . IEEE Trans. VLSI Syst., 22 (5): 1106-1117 (2014)Editorial.. IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (1): 1 (2011)Editorial.. IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (1): 1 (2010)Capturing Post-Silicon Variations Using a Representative Critical Path., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (2): 211-222 (2010)Estimating Circuit Aging Due to BTI and HCI Using Ring-Oscillator-Based Sensors., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 36 (10): 1688-1701 (2017)Wire sizing as a convex optimization problem: exploring the area-delay tradeoff.. IEEE Trans. on CAD of Integrated Circuits and Systems, 15 (8): 1001-1011 (1996)