Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Watanabe, Yosinori
Eine Person hinzufügen mit dem Namen Watanabe, Yosinori
 

Weitere Publikationen von Autoren mit dem selben Namen

Heuristic minimization of multiple-valued relations., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 12 (10): 1458-1472 (1993)Case Studies of Model Checking for Embedded System Designs., , , und . ACSD, Seite 20-28. IEEE Computer Society, (2003)Functional Model Exploration for Multimedia Applications via Algebraic Operators., , , , und . ACSD, Seite 229-238. IEEE Computer Society, (2006)Schedulability Analysis of Petri Nets Based on Structural Properties., , , , und . ACSD, Seite 69-78. IEEE Computer Society, (2006)State Minimization of Pseudo Non-Deterministic FSM's., und . EDAC-ETC-EUROASIC, Seite 184-191. IEEE Computer Society, (1994)Metropolis: An Integrated Electronic System Design Environment., , , , , und . IEEE Computer, 36 (4): 45-52 (2003)Logic of constraints: a quantitative performance and functional constraint formalism., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 23 (8): 1243-1255 (2004)Simulation Trace Verification for Quantitative Constraints., , , und . Embedded Software for SoC, Kluwer / Springer, (2003)A BMC-based formulation for the scheduling problem of hardware systems., , , , , und . STTT, 7 (2): 102-117 (2005)Hardware/Software Codesign Across Many Cadence Technologies., , und . Handbook of Hardware/Software Codesign, Springer, (2017)