Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Extraction, Simulation and Test Generation for Interconnect Open Defects Based on Enhanced Aggressor-Victim Model.

S. Hillebrecht, I. Polian, P. Engelke, B. Becker, M. Keim, und W. Cheng. ITC, Seite 1-10. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Leon Keim University of Stuttgart

Jens Keim University of Stuttgart

Hon. -Prof. Dr. Bernhard Keimer University of Stuttgart

Martin Baumann

Martin Schwartz University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Re-using chip level DFT at board level.X. Gu, J. Rearick, B. Eklow, M. Keim, J. Qian, A. Jutman, K. Chakrabarty, und E. Larsson. European Test Symposium, Seite 1. IEEE Computer Society, (2012)A case study: Leverage IEEE 1687 based method to automate modeling, verification, and test access for embedded instruments in a server processor.T. Payakapan, S. Kan, K. Pham, K. Yang, J. Cote, M. Keim, und J. Dworak. ITC, Seite 1-10. IEEE, (2015)Test Generation for (Sequential) Multi-Valued Logic Networks based on Genetic Algorithm.M. Keim, N. Drechsler, R. Drechsler, und B. Becker. ISMVL, Seite 215-221. IEEE Computer Society, (1998)Combining GAs and Symbolic Methods for High Quality Tests of Sequential Circuits.M. Keim, N. Drechsler, und B. Becker. ASP-DAC, Seite 315-318. IEEE Computer Society, (1999)Symbolic methods for testing digital circuits.M. Keim. University of Freiburg, Freiburg im Breisgau, Germany, (2003)Extraction, Simulation and Test Generation for Interconnect Open Defects Based on Enhanced Aggressor-Victim Model.S. Hillebrecht, I. Polian, P. Engelke, B. Becker, M. Keim, und W. Cheng. ITC, Seite 1-10. IEEE Computer Society, (2008)Symbolic Fault Simulation for Sequential Circuits and the Multiple Observation Time Test Strategy.R. Krieger, B. Becker, und M. Keim. DAC, Seite 339-344. ACM Press, (1995)Adapting an industrial memory BIST solution for testing CAMs.J. Abraham, U. Garg, G. Colón-Bonet, R. Sharma, C. Di, B. Nadeau-Dostie, E. Racine, und M. Keim. ITC-Asia, Seite 112-117. IEEE, (2017)Silicon Evaluation of Static Alternative Fault Models.C. Schuermyer, J. Pangilinan, J. Jahangiri, M. Keim, J. Rajski, und B. Benware. VTS, Seite 265-270. IEEE Computer Society, (2007)Polynomial Formal Verification of Multipliers.M. Keim, M. Martin, B. Becker, R. Drechsler, und P. Molitor. VTS, Seite 150-157. IEEE Computer Society, (1997)