Autor der Publikation

Exploring Cache Size and Core Count Tradeoffs in Systems with Reduced Memory Access Latency.

, , , , und . PDP, Seite 388-392. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling memory access behavior for data mapping., , und . IJHPCA, 31 (3): 212-228 (2017)Exploring Instance Heterogeneity in Public Cloud Providers for HPC Applications., , , und . CLOSER, Seite 210-222. SciTePress, (2019)Multi-Level Load Balancing with an Integrated Runtime Approach., , , , und . CCGrid, Seite 31-40. IEEE Computer Society, (2018)Integrating OpenMP into the Charm++ Programming Model., , , , und . ESPM2@SC, Seite 4:1-4:7. ACM, (2017)Using the Translation Lookaside Buffer to Map Threads in Parallel Applications Based on Shared Memory., , und . IPDPS, Seite 532-543. IEEE Computer Society, (2012)Communication-Based Mapping Using Shared Pages., , und . IPDPS, Seite 700-711. IEEE Computer Society, (2013)Performance Evaluation of Multiple Cloud Data Centers Allocations for HPC., , , , , , , , , und . CARLA, Volume 697 von Communications in Computer and Information Science, Seite 18-32. (2016)Partial coscheduling of virtual machines based on memory access patterns., , , , und . SAC, Seite 2033-2038. ACM, (2015)Optimizing Memory Locality Using a Locality-Aware Page Table., , , , und . SBAC-PAD, Seite 198-205. IEEE Computer Society, (2014)Exploring Cache Size and Core Count Tradeoffs in Systems with Reduced Memory Access Latency., , , , und . PDP, Seite 388-392. IEEE Computer Society, (2016)