Autor der Publikation

Exploring Cache Size and Core Count Tradeoffs in Systems with Reduced Memory Access Latency.

, , , , und . PDP, Seite 388-392. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Database Processing-in-Memory: An Experimental Study., , und . PVLDB, 13 (3): 334-347 (2019)Optimizing Memory Locality Using a Locality-Aware Page Table., , , , und . SBAC-PAD, Seite 198-205. IEEE Computer Society, (2014)Exploring Cache Size and Core Count Tradeoffs in Systems with Reduced Memory Access Latency., , , , und . PDP, Seite 388-392. IEEE Computer Society, (2016)Evaluating Thread Placement Based on Memory Access Patterns for Multi-core Processors., , , , , , und . HPCC, Seite 491-496. IEEE, (2010)TLP and ILP exploitation through a reconfigurable multiprocessor system., , , , , , , und . IPDPS Workshops, Seite 1-8. IEEE, (2010)Evaluating Dead Line Predictors Efficiency with Drowsy Technique., , und . SBESC, Seite 250-255. IEEE, (2018)Introducing Drowsy Technique to Cache Line Usage Predictors., , und . WSCAD, Seite 259-265. IEEE, (2018)Dynamic thread mapping of shared memory applications by exploiting cache coherence protocols., , , und . J. Parallel Distrib. Comput., 74 (3): 2215-2228 (2014)A Technologically Agnostic Framework for Cyber-Physical and IoT Processing-in-Memory-based Systems Simulation., , , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, (2019)Database Processing-in-Memory: A Vision., , , und . DEXA (1), Volume 11706 von Lecture Notes in Computer Science, Seite 418-428. Springer, (2019)