Autor der Publikation

Experimental investigation of coolability behaviour of irregularly shaped particulate debris bed

, , , und . 4th International Topical Meeting on High Temperature Reactor Technology (HTR 2008), with regular papers, 240, 10, special issue, Seite 3067-3077. Amsterdam, Elsevier, (2010)
DOI: 10.1016/j.nucengdes.2010.05.020

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Throughput/area optimised pipelined architecture for elliptic curve crypto processor., , , und . IET Computers & Digital Techniques, 13 (5): 361-368 (2019)Parallel Greedy Adaptive Search Algorithm for Steiner Tree Problem.. PDPTA, Seite 1062-1075. CSREA Press, (2006)Evaluation of ASIPs Design with LISATek., , und . SAMOS, Volume 5114 von Lecture Notes in Computer Science, Seite 177-186. Springer, (2008)Generation of SystemVerilog Observers from SysML and MARTE/CCSL., und . ISORC, Seite 61-68. IEEE Computer Society, (2016)Expressing embedded systems verification aspects at higher abstraction level - SystemVerilog in Object Constraint Language (SVOCL)., , und . SysCon, Seite 1-7. IEEE, (2016)Automated Model-Based Test Case Generation for Web User Interfaces (WUI) From Interaction Flow Modeling Language (IFML) Models., , , , und . IEEE Access, (2019)Toward the tools selection in model based system engineering for embedded systems - A systematic literature review., , und . Journal of Systems and Software, (2015)UMLPACE for Modeling and Verification of Complex Business Requirements in Event-Driven Process Chain (EPC)., , , , , und . IEEE Access, (2018)Event-Driven Process Chain for Modeling and Verification of Business Requirements-A Systematic Literature Review., , , , und . IEEE Access, (2018)Corrigendum: Throughput/area optimised pipelined architecture for elliptic curve crypto processor.. IET Comput. Digit. Tech., 15 (1): 77 (2021)