Autor der Publikation

A dual-mode wavelet based R-wave detector using single-Vt for leakage reduction cardiac pacemaker applications.

, , , und . ISCAS (2), Seite 1330-1333. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 65 nm single stage 28 fJ/cycle 0.12 to 1.2V level-shifter., und . ISCAS, Seite 990-993. IEEE, (2014)Algorithm and hardware aspects of pre-coding in massive MIMO systems., , , und . ACSSC, Seite 1144-1148. IEEE, (2015)High throughput constant envelope pre-coder for massive MIMO systems., , , und . ISCAS, Seite 1502-1505. IEEE, (2015)A < 1 pJ sub-VT cardiac event detector in 65 nm LL-HVT CMOS., , und . VLSI-SoC, Seite 253-258. IEEE, (2010)3.6 A 60pJ/b 300Mb/s 128×8 Massive MIMO precoder-detector in 28nm FD-SOI., , , und . ISSCC, Seite 60-61. IEEE, (2017)A Receiver Architecture for Devices in Wireless Body Area Networks., , , , , , , , , und 3 andere Autor(en). IEEE J. Emerg. Sel. Topics Circuits Syst., 2 (1): 82-95 (2012)Ultra low power transceivers for wireless sensors and body area networks., , , , , , , , , und 3 andere Autor(en). ISMICT, Seite 1-5. IEEE, (2014)A 65-nm CMOS area optimized de-synchronization flow for sub-VT designs., , , , , und . VLSI-SoC, Seite 380-385. IEEE, (2013)Benchmarking of Standard-Cell Based Memories in the Sub- VT Domain in 65-nm CMOS Technology., , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (2): 173-182 (2011)Ultra-Low-Power Error Correction Circuits: Technology Scaling and Sub-VT Operation., und . IEEE Trans. on Circuits and Systems, 59-II (12): 913-917 (2012)