Autor der Publikation

Construction and exploitation of VLIW ASIPs with heterogeneous vector-widths.

, , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 38 (8): 947-959 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards Efficient Code Generation for Exposed Datapath Architectures., , , , , und . SCOPES, Seite 86-89. ACM, (2019)A Generic Methodology to Compute Design Sensitivity to SEU in SRAM-Based FPGA., , , , und . DSD, Seite 221-228. IEEE Computer Society, (2018)Exploring processor parallelism: Estimation methods and optimization strategies., , , und . DDECS, Seite 18-23. IEEE Computer Society, (2013)Mixed-length SIMD code generation for VLIW architectures with multiple native vector-widths., , , , , und . ASAP, Seite 181-188. IEEE Computer Society, (2015)ASAM: Automatic architecture synthesis and application mapping., , , , , , , , , und 4 andere Autor(en). Microprocessors and Microsystems - Embedded Hardware Design, 37 (8-C): 1002-1019 (2013)A Review of Near-Memory Computing Architectures: Opportunities and Challenges., , , , , , , und . DSD, Seite 608-617. IEEE Computer Society, (2018)Extending Halide to Improve Software Development for Imaging DSPs., , , , und . TACO, 14 (3): 21:1-21:25 (2017)Determining the necessity of fault tolerance techniques in FPGA devices for space missions., , , und . Microprocessors and Microsystems - Embedded Hardware Design, (2018)Algorithm Parallelism Estimation for Constraining Instruction-Set Synthesis for VLIW Processors., , und . DSD, Seite 152-155. IEEE Computer Society, (2012)Near-memory computing: Past, present, and future., , , , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, (2019)