PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Rehman, Semeen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ForASec: Formal Analysis of Security Vulnerabilities in Sequential Circuits.

, , , , und . CoRR, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Rehman, Semeen
Eine Person hinzufügen mit dem Namen Rehman, Semeen
 

Weitere Publikationen von Autoren mit dem selben Namen

Task Mapping for Redundant Multithreading in Multi-Cores with Reliability and Performance Heterogeneity., , , , , und . IEEE Trans. Computers, 65 (11): 3441-3455 (2016)Compiler-driven dynamic reliability management for on-chip systems under variabilities., , , und . DATE, Seite 1-4. European Design and Automation Association, (2014)Revc: Computationally Reliable Video Coding on unreliable hardware platforms: A case study on error-tolerant H.264/AVC CAVLC entropy coding., , , und . ICIP, Seite 397-400. IEEE, (2011)DRVS: Power-efficient reliability management through Dynamic Redundancy and Voltage Scaling under variations., , , , , , und . ISLPED, Seite 225-230. IEEE, (2015)MemGANs: Memory Management for Energy-Efficient Acceleration of Complex Computations in Hardware Architectures for Generative Adversarial Networks., , , , , und . ISLPED, Seite 1-6. IEEE, (2019)Robust Machine Learning Systems: Reliability and Security for Deep Neural Networks., , , , und . IOLTS, Seite 257-260. IEEE, (2018)An overview of next-generation architectures for machine learning: Roadmap, opportunities and challenges in the IoT era., , , , , , und . DATE, Seite 827-832. IEEE, (2018)R2Cache: Reliability-aware reconfigurable last-level cache architecture for multi-cores., , , , , und . CODES+ISSS, Seite 1-10. IEEE, (2015)ForASec: Formal Analysis of Security Vulnerabilities in Sequential Circuits., , , , und . CoRR, (2018)Reliable code generation and execution on unreliable hardware under joint functional and timing reliability considerations., , , , , und . IEEE Real-Time and Embedded Technology and Applications Symposium, Seite 273-282. IEEE Computer Society, (2013)