PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Bhunia, Swarup"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On detecting delay anomalies introduced by hardware trojans.

, , , , und . ICCAD, Seite 44. ACM, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Bhunia, Swarup
Eine Person hinzufügen mit dem Namen Bhunia, Swarup
 

Weitere Publikationen von Autoren mit dem selben Namen

Current based PUF exploiting random variations in SRAM cells., , , und . DATE, Seite 277-280. IEEE, (2016)Dual-gate silicon carbide (SiC) lateral nanoelectromechanical switches., , , , , und . NEMS, Seite 554-557. IEEE, (2013)Novel Low-Overhead Operand Isolation Techniques for Low-Power Datapath Synthesis., , , , und . IEEE Trans. VLSI Syst., 14 (9): 1034-1039 (2006)Efficient testing of SRAM with optimized march sequences and a novel DFT technique for emerging failures due to process variations., , , und . IEEE Trans. VLSI Syst., 13 (11): 1286-1295 (2005)Self-Healing Design in Deep Scaled CMOS Technologies., , , , und . Journal of Circuits, Systems, and Computers, (2012)Exploring Spin Transfer Torque Devices for Unconventional Computing., , , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 5 (1): 5-16 (2015)A Power-Aware GALS Architecture for Real-Time Algorithm-Specific Tasks., , , und . ISQED, Seite 358-363. IEEE Computer Society, (2005)Ultralow power computing with sub-threshold leakage: a comparative study of bulk and SOI technologies., , , und . DATE, Seite 856-861. European Design and Automation Association, Leuven, Belgium, (2006)Device-Aware Yield-Centric Dual-Vt Design Under Parameter Variations in Nanoscale Technologies., , , , und . IEEE Trans. VLSI Syst., 15 (6): 660-671 (2007)A study of asynchronous design methodology for robust CMOS-nano hybrid system design., und . JETC, 5 (3): 12:1-12:22 (2009)