Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 0.12-mm2 1.2-to-2.4-mW 1.3-to-2.65-GHz Fractional-N Bang-Bang Digital PLL With 8-µs Settling Time for Multi-ISM-Band ULP Radios.

K. Un, G. Qi, J. Yin, S. Yang, S. Yu, C. Ieong, P. Mak, und R. Martins. IEEE Trans. on Circuits and Systems, 66-I (9): 3307-3316 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Simone Chiocchetti University of Stuttgart

David Inkermann

Stephan Ingerl University of Stuttgart

D. Inkermann

Caleb Stewart Inskeep University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Wide Input Range Supply Voltage Tolerant Capacitive Sensor Readout Using On-Chip Solar Cell.S. Fan, M. Law, M. Li, Z. Chen, C. Ieong, P. Mak, und R. Martins. Journal of Circuits, Systems, and Computers, 25 (1): 1640006:1-1640006:21 (2016)Sub-threshold standard cell library design for ultra-low power biomedical applications.M. Li, C. Ieong, M. Law, P. Mak, M. Vai, und R. Martins. EMBC, Seite 1454-1457. IEEE, (2013)A 0.12-mm2 1.2-to-2.4-mW 1.3-to-2.65-GHz Fractional-N Bang-Bang Digital PLL With 8-µs Settling Time for Multi-ISM-Band ULP Radios.K. Un, G. Qi, J. Yin, S. Yang, S. Yu, C. Ieong, P. Mak, und R. Martins. IEEE Trans. on Circuits and Systems, 66-I (9): 3307-3316 (2019)Energy Optimized Subthreshold VLSI Logic Family With Unbalanced Pull-Up/Down Network and Inverse Narrow-Width Techniques.M. Li, C. Ieong, M. Law, P. Mak, M. Vai, S. Pun, und R. Martins. IEEE Trans. VLSI Syst., 23 (12): 3119-3123 (2015)A 0.45 V 147-375 nW ECG Compression Processor With Wavelet Shrinkage and Adaptive Temporal Decimation Architectures.C. Ieong, M. Li, M. Law, P. Mak, M. Vai, und R. Martins. IEEE Trans. VLSI Syst., 25 (4): 1307-1319 (2017)Sub-threshold VLSI logic family exploiting unbalanced pull-up/down network, logical effort and inverse-narrow-width techniques.M. Li, C. Ieong, M. Law, P. Mak, M. Vai, S. Pun, und R. Martins. ASP-DAC, Seite 15-16. IEEE, (2016)Sub-µW QRS detection processor using quadratic spline wavelet transform and maxima modulus pair recognition for power-efficient wireless arrhythmia monitoring.C. Ieong, P. Mak, M. Vai, und R. Martins. ASP-DAC, Seite 21-22. IEEE, (2016)A 0.83-µW QRS Detection Processor Using Quadratic Spline Wavelet Transform for Wireless ECG Acquisition in 0.35-µm CMOS.C. Ieong, P. Mak, C. Lam, C. Dong, M. Vai, P. Mak, S. Pun, F. Wan, und R. Martins. IEEE Trans. Biomed. Circuits and Systems, 6 (6): 586-595 (2012)