PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Porto, Marcelo Schiavon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hardware-Friendly Unidirectional Disparity-Search Algorithm for 3D-HEVC.

, , , , , , , und . ISCAS, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Porto, Marcelo Schiavon
Eine Person hinzufügen mit dem Namen Porto, Marcelo Schiavon
 

Weitere Publikationen von Autoren mit dem selben Namen

Complexity reduction for the 3D-HEVC depth maps coding., , , , und . ISCAS, Seite 621-624. IEEE, (2015)Segmented spline hardware design for high dynamic range video pre-processor., , , , und . SBCCI, Seite 143-148. ACM, (2017)High Throughput Multiplierless Architecture for VP9 Fractional Motion Estimation., , , , und . SBCCI, Seite 1-6. IEEE, (2018)Characterizing energy consumption in software HEVC encoders: HM vs x265., , , , und . LASCAS, Seite 1-4. IEEE, (2017)A Memory Energy Consumption Analysis of Motion Estimation Algorithms using Data Reuse in Video Coding Systems., , , , , und . SBCCI, Seite 31:1-31:6. ACM, (2014)Complexity reduction of 3D-HEVC based on depth analysis for background and ROI classification., , , , , , und . EUSIPCO, Seite 1031-1035. IEEE, (2017)Performance and energy consumption analysis of the X265 video encoder., , und . EUSIPCO, Seite 1519-1523. IEEE, (2017)Low-power and high-throughput hardware design for the 3D-HEVC depth intra skip., , , , , , , und . ISCAS, Seite 1-4. IEEE, (2017)Power-Efficient and Memory-Aware Approximate Hardware Design for HEVC FME Interpolator., , , , , , und . ICECS, Seite 237-240. IEEE, (2018)High-Throughput and Low-Power Integrated Direct/Inverse HEVC Quantization Hardware Design., , , , und . ISCAS, Seite 1-5. IEEE, (2018)