PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Goebel, Jones"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High Throughput Multiplierless Architecture for VP9 Fractional Motion Estimation.

, , , , und . SBCCI, Seite 1-6. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Goebel, Jones
Eine Person hinzufügen mit dem Namen Goebel, Jones
 

Weitere Publikationen von Autoren mit dem selben Namen

High Throughput Multiplierless Architecture for VP9 Fractional Motion Estimation., , , , und . SBCCI, Seite 1-6. IEEE, (2018)A High Throughput Hardware Architecture Targeting the AV1 Paeth Intra Predictor., , , , , und . LASCAS, Seite 93-96. IEEE, (2019)Low-power hardware design for the HEVC Binary Arithmetic Encoder targeting 8K videos., , , , und . SBCCI, Seite 1-6. IEEE, (2016)An efficient sub-sample interpolator hardware for VP9-10 standards., , , , , , , und . ICIP, Seite 2167-2171. IEEE, (2016)Objective and Subjective Video Quality Assessment in Mobile Devices for Low-Complexity H.264/AVC Codecs., , , , , , , und . WebMedia, Seite 429-432. ACM, (2017)An HEVC multi-size DCT hardware with constant throughput and supporting heterogeneous CUs., , , , und . ISCAS, Seite 2202-2205. IEEE, (2016)High-throughput and power-efficient hardware design for a multiple video coding standard sample interpolator., , , , , und . J. Real-Time Image Processing, 16 (1): 175-192 (2019)High-throughput and memory-aware hardware of a sub-pixel interpolator for multiple video coding standards., , , , , und . ICIP, Seite 2162-2166. IEEE, (2016)High-Throughput Multifilter Interpolation Architecture for AV1 Motion Compensation., , , , , , und . IEEE Trans. on Circuits and Systems, 66-II (5): 883-887 (2019)ASIC power-estimation accuracy evaluation: A case study using video-coding architectures., , , , , , und . LASCAS, Seite 1-4. IEEE, (2018)